AD9959简化测控通信系统中多路DDS之间信号同步设计

2012-06-09 15:50:33来源: 21IC 关键字:DDS  测控通信  信号同步

    引言

    近年来,为了提高信息传输速率,增强通信抗干扰能力,飞行器测控通信系统巳从统一载波体制向扩频统一测控通信体制发展。但是,这种宽带扩频测控技术的应用使得同步设计成为系统实现的难点,尤其对于多频率源系统,信号之间的严格同步更为困难。一般情况下,为了获得多路DDS的同步,设计者往往会使用多种手段对参考时钟、数据刷新、锁相倍频等步骤小心处理,这样不但耗费了大量的精力物力,而且效果往往不尽如人意。

    美国ADI公司推出的高性能4通道直接数字式频率合成器AD9959,在单芯片上集成了4个独立的DDS核,通过一个公用参考频率内部同步4个DDS通道,避免了多个DDS同步过程中由于器件特性差异造成同步困难的问题,在降低同步设计难度的同时,还提供了灵活的控制能力。

    AD9959

AD9959内部结构

    AD9959是美国ADI公司的多通道DDS器件,内部包含4个同步的10bit 500MHz DDS。每个DDS通道拥有独立的32b

it频率分辨率控制、14bit相位偏移控制及10bit输出幅度控制,输出绛过10bitmouseover="javascript:setVal(\'DAC\'); companyAdEvent.show(this,\'companyAdDiv\',[5,18])" onmouseout="companyAdEvent.out(\'companyAdDiv\')">DAC转化为标准正弦信号。采用这种独立控制方式便于校正模拟滤波、放大或PCB布线引起的I/Q信号失配。AD9959拥有16级幅度、频率或相位调制(ASK、FSK、PSK),支持线性扫频、扫相、扫幅等功能,具有良好的宽带、窄带无杂散噪声(SFDR)性能。高速串行I/O端几兼容早期ADIDDS产品的SPI串行通信方式,通过4个串行数据引脚SDIO[3..O]可方便对芯片进行编程操作,具有良好的多通道同步性能。亦可采用菊花链方式用一个主控芯片(DSP或FPGA)同步多个AD9959器件以获得更多同步DDS通道。AD9959内部结构如图1所示。

    AD9959内部的每个DDS通道部拥有独立的32bit相位累加器和相位-幅度转换器。当相位累加开始计时并且相位增量(频率调谐字FTW)大于0时,相位累加器的输出数据作为波形存储器的取样地址,输出数字化的正弦波形(梯形正弦波)。相位一幅度装换器同时将相位信息通过运算转化为幅度信息。每个通道的输出频率(fo)是相位累加器翻转率的函数。频率、相位及幅度关系由下面的公式表示:
公式

    fs表示系统的时钟频率,FTW为频率调谐字,232表示相位累加器的容量。 
公式

    AD9959具有多种工作模式:单频(SingleTone)、调制(Modulation)和线扫(Linear Sweep)3种模式。AD9959串行I/O提供多种配置工作方式,串口兼容ADI早期DDS采用的SPI串行方式。

    AD9959的运行是主控芯片(单片机、DSP或可编程逻辑)通过串行I/O改写其内部寄存器值来实现的。因此,寄存器是AD9959的控制核心。控制寄存器主要完成通道选择,多设备同步及相位累加器清零等功能;通道控制寄存器主要完成各通道功能的选择,频率、相位、幅度的设置。各寄存器的使用是通过不同地址的8位数据值来决定。

    AD9959在测控通信系统中的应用

    多进制正交扩频信号产生

    在测控通信系统的设计中系统的可靠性尤为重要,特别是同步不好轻则误码率高,重则系统无法正常工作。如图2所示,在以往的设计中,要成功地同步各路DDS首先要将参考时钟的相位差最小化,且时钟边沿要足够的陡,以免增加时钟的相位误差。其次,数据刷新时钟(I/O_Update)决定了DDS内部寄存器值的改变时间,多路DDS必须同步改变工作寄存器的值。再次,DDS所需频率由频率源经过倍频锁相后提供,但这样会带来倍频锁相后时间信号相位延迟等问题。此外,由于滤波器特性的不一致,也往往会造成已经同步的DDS输出信号经过滤波平滑处理后进入调制器的信号却发生失配。因此需要不断地对FPGA中的控制时序做反复调整。但由于器件之间的差异性与温度特定的不同,调整好的时序控制程序往往不适用于另一个同样的电路。诸多因素为信号同步带来很多麻烦在新方案中,由于单片AD9959集成了4个DDS通道,无需4片AD9852及其外部电路,大大减小了PCB面积。单片AD9959由一组共享的参考时钟频率在内部同步4个独立的DDS通道,在线可编程的通道控制信号随时调整由外部路径产生的不均衡性。I、Q数据流可实现良好的正交。即时正交关系和幅度匹配发生轻微的变化,由于其14bit的相位调整和32bit的幅度调整,误差将保持在很小的可容许的范围内。上电后FPGA从配置芯片中加载程序,完成发送时序及系统的控制,PN码和Walsh函数的产生也是由FPGA实现。在FPGA的控制下,4路DDS输出同步正交信号到专用调制芯片,可产生QPSK、16QAM等多种调制信号,各项指标满足系统要求,性能稳定。

测控通信系统的设计

[1] [2]

关键字:DDS  测控通信  信号同步

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2012/0609/article_5231.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:在线传感器突变信号的检测与区分
下一篇:完美的时序:用抖动与相位噪声测量做时钟分频

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
DDS
测控通信
信号同步

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved