时钟的抖动测量与分析

2012-04-12 18:29:59来源: 61ic
时钟是广泛用于计算机、通讯、消费电子产品的元器件,包括晶体振荡器和锁相环,主要用于系统收发数据的同步和锁存。如果时钟信号到达接收端时抖动较大,可能出现:并行总线中数据信号的建立和保持时间余量不够、串行信号接收端误码率高、系统不稳定等现象,因此时钟抖动的测量与分析非常重要。

时钟抖动的分类与定义

时钟抖动通常分为时间间隔误差(Time Interval Error,简称TIE),周期抖动(Period Jitter)和相邻周期抖动(cycle to cycle jitter)三种抖动。

TIE又称为phase jitter,是信号在电平转换时,其边沿与理想时间位置的偏移量。理想时间位置可以从待测试时钟中恢复,或来自于其他参考时钟。Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。Cycle to cycle jitter是时钟相邻周期的周期差值进行统计与测量的结果。

对于每一种时钟抖动进行统计和测量,可以得到其抖动的峰峰值和RMS值(有效值),峰峰值是所有样本中的抖动的最大值减去最小值,而RMS值是所有样本统计后的标准偏差。如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。


时钟抖动的应用范围

在三种时钟抖动中,在不同的应用范围需要重点测量与分析某类时钟抖动。TIE抖动是最常用的抖动指标,在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。对于串行收发器的参考时钟,通常测量其TIE抖动。如下图2所示,在2.5Gbps的串行收发器芯片的发送端,参考时钟为100MHz,锁相环25倍频到2.5GHz后,为Serializer(并行转串行电路)提供时钟。当参考时钟抖动减小时,TX输出的串行数据的抖动随之减小,因此,需要测量该参考时钟的TIE抖动。另外,用于射频电路的时钟通常也需测量其TIE抖动(相位抖动)。

在并行总线系统中,通常重点如在共同时钟总线(common clock bus)中(如图3所示),完整的数据传输需要两个时钟脉冲,第一个脉冲用于把数据锁存到发送芯片的IO Buffer,第二个脉冲将数据锁存到接收芯片中,在一个时钟周期内让数据从发送端传送到接收端,当发送端到接收端传输延迟(flight time)过大时,数据的建立时间不够,传输延迟过小时,数据的保持时间不够;同理,当这一个时钟的周期值偏大时,保持时间不够;周期值偏小时,建立时间不够。可见,时钟周期的变化直接影响建立保持时间,需要测量period jitter和cycle to cycle jitter。关于共同时钟总线的时序分析的详细讲解,请参考Stephen H. Hall、Garrett W. Hall和James A. McCall写的信号完整性分析书籍:《High-Speed Digital System Design》。

[1] [2] [3] [4]

关键字:时钟  抖动测量  抖动分析  相位噪声

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2012/0412/article_4971.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
时钟
抖动测量
抖动分析
相位噪声

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved