DDR3测试的挑战及解决方法

2012-03-08 18:59:17来源: eefocus

  前言

  作为DDR2的继任者,根据JEDEC标准, 目前DDR3的数据速率跨度从800Mbps开始直至1.6Gbps。在带给用户更快性能体验的同时, DDR3却能保持较低的功耗,相比DDR2减少约20%。虽然2008年整个DRAM市场低迷,DDR3的出货量远低于原先的预期,但是随着Intel和 AMD相继推出DDR3平台的处理器,以及移动式平台的推广,DDR3代替DDR2成为主导将是今后的必然趋势。

  价格也是DDR3平台是否能早日推广的重要因素之一,这也给各存储器厂商带来了不小的成本压力。高效、低成本的测试方案将是关注的重点。同时,由于速度的提高,测试平台必须提供更高的测试频率来验证DDR3芯片的可靠性,以及更精确的手段来进行时间参数的测量。

  DDR3测试的挑战

  •更高的工作频率

  根据JEDEC的相关标准, DDR3的数据速率高达1.6Gbps。随着DDR技术的飞快发展,市场上甚至出现了2Gbps的DDR3模组。此外,为了实现更高的速率和更低的功耗,DDR3采用了更低的电压,仅为1.5V。在高频率和低电压的条件下对DDR3进行测试,信号完整性的好坏至关重要,同时也对测试设备的性能提出了更苛刻的要求。

                   图 1 DDR3的数据速率范围

  •I/O死区

  信号在传播的过程中存在一定的延时。写数据时,测试通道提前将数据输出,以保证其在预定时刻到达芯片管脚;读数据时,测试通道延迟触发采样信号,延迟的时间为信号传输延迟。在STL(Single Termination Line)连接方式下,由于测试周期的缩短,信号传播延时将变得不可忽视。在这种情况下,测试通道的输出与芯片的输出信号将会发生重叠,重叠的时间区域称为I/O Dead Band。

                 图 2 I/O Dead Band

  对比DQ信号的SHMOO眼图,可以清楚看到I/O Dead Band使得数据窗口的高度和宽度减小,原本PASS的区域变成FAIL,从而造成数据误判。

                  图 3 I/O Dead Band造成数据窗口缩小

  •不可忽视的信号抖动(jitter)

  随着数据速率的提高,数据周期的宽度将不大于1.25ns,甚至达到0.625ns。由于jitter的大小相对与周期宽度变得不可忽视,时间参数测试变得更加困难。此外,jitter还会造成有效数据窗口的缩小,造成信号的误判。因此,测试设备应能提供一种精确、高效的时间参数测量手段,以应对 jitter带来的不利影响。

[1] [2] [3]

关键字:DDR3  工作频率

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2012/0308/article_4769.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
DDR3
工作频率

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved