使用R系列智能数据采集进行比特错误率测试

2012-03-08 18:54:42来源: eefocus

Author(s):
  Stephen Kulakowski - Harris RF Communications Division

Industry:
  Aerospace/Avionics, Telecommunications, RF/Communications, Government/Defense

Products:
  Data Acquisition, Digital I/O, LabVIEW, PXI/CompactPCI, FPGA Module

The Challenge:
  更换传统的箱式仪器以便支持新型产品和现有产品的测试。

The Solution:
  使用NI LabVIEW FPGA和R系列智能数据采集,开发更为灵活的系统对实际文件传输进行测试,同时将单位成本减少到1 /4。

  "我们的新系统将单位成本降低了4倍,并且提供了对需要增加测试需求的通信接口的定制能力。"

Harris RF Communications Division开发了上述控制面板,该面板所属的比特误码率测试系统使成本降低了4 倍之多

  Harris是一家国际的通信与信息技术公司。我们需要对传统的箱式仪器进行更换,以便对新型和现有产品的测试提供支持。我们测试的射频产品主要是数据发送器和数据接收器,其中有三个不同的串行接口必须进行验证。由于老系统支持有限的通信类型,因此我们需要找出一种灵活、可扩展的现成解决方案。

比特错误率(BER)测试系统

  使用NI PXI-7833R FPGA 模块以及在自定义电路板上的广域网(WAN)收发器芯片,我们实现了完整的串行比特错误率(BER)测试系统。需要检验的物理接口是RS232、RS422 和RS485,后两者是用于高达1.6 Mb/s 高速应用的平衡接口。原系统仅支持8位同步和异步通信接口类型,而且成本相对较高。

  连接到R系列PXI-7833R模块的接口是定制的印刷电路板,它使用的是用于不同物理层串行接口的Sipex SP514 WAN 接口IC。该电路板还包含了一个温度补偿晶振(TCXO)和一个直接数字合成(DDS)电路,用于生成PXI-7833R 同步数据的高速时钟。1ppm精度的 TCXO可以用作被测单元的高可靠性时钟源,也可将来用于振动测试和分析。数据接口界面是基于DB-25端口的EIA-530通信标准。为了提高在高速状态下的信号完整性,所有的时钟和数据线我们都使用了同轴电缆。

  目标机上的NI LabVIEW FPGA VI 包含了典型BER 测试系统的所有功能。该VI接受所有的用户输入来配置定时、物理接口、块大小、握手信号以及同步数据块尺寸。我们还可以选择在系统测试中插入一个位错误。位错误函数随机地翻转发送数据模式中的一位,对发送数据进行修改。这些功能还可以直接在主机VI 上使用,主机VI提供实际模式数据并完成接收数据字节后的测试分析:报告BER、比特错误、丢失比特以及同步。

系统同步
  

  为了在系统中进行多次同步,BER测试器连续地发送用户制定大小的同步数据,通常这些数据大小小于255 字节。FPGA 代码检查并比较同步字节以及停止位,来告知用户或程序同步是否有效。(这也通过对模式传送中的每个特定字节的比较来验证。)如果失败且有重要比特错误,就会生成一个文件供用户比较BER 测试器发送和接受的数据。如果没有检测到同步信号,但是同步位仍然是可用的,对象代码就会使用时钟移位的方法,设法将接受到的输入数据和同步数据数值对齐。如果在同步数据块中没有实现同步,测试系统会在发送报告“无同步”,并且开始重新测试。

  基本上,每个测试通常包含两个Harris产品:一个作为数据发送器,另一个作为数据接收器,并且具有合适的连接到BER 测试器的物理接口。系统通常通过几英尺长的50 Ω 电缆以及射频衰减器进行连接,从而确保高灵敏度及通信产品之间的高信噪比。

  预制的随机或伪随机数据模式以给定的波特率传送到被测发送器系统中;新型的BER 测试器可以以1.6 Mb/s 的速率进行测试。信息由发送系统进行调制,并以一定的载波频率通过射频进行发送。接收系统接收射频信号并解调,再将它重新传回BER 测试系统。

  此时,BER测试系统算法确定性地比较接收到的数据与发送的数据,并报告错误字节的数量。发送数据和接收数据存储在目标对象内存中,之后由主机VI 应用程序进行读取,并报告模式位错误,对模式BER 进行计算。BER 测试应用算法还报告丢失位以及同步时间。

高速串行数据处理

  为了达到1.6 Mb/s的高速串行数据处理速度,应用程序需要编译、运行时钟速度在80MHz 的FPGA。我们需要将数据以20 nS 的数据分辨率进行处理,而在新系统中,我们可以确保目标对象数据处理时间为12.5 nS/位。这对于相对较慢的内部内存操作和实时数据比较而言是十分关键的。我们以80 MHz 的频率,在多个测试系统中反复优化编译了目标对象VI。

  我们使用直接模式内存比较实现了LabVIEW FPGA 定制内存块之间的确定性数据比较。内存块对于提高负载数据传输和比较而言是必要的;否则,只有很小的数据块能够进行传输。现在,用户可以在下拉菜单中选择使用高达30 Kb 的数据模式。

  从主机VI 调用目标对象软件是支持完整ATE 产品测试的关键整合步骤。我们目前的测试软件架构使用LabVIEW以及NI TestStand。

  测试单元能够使用回环电缆连接输入输出的时钟和数据来执行自检,还可以使用SPDT 开关仿真调制解调器的握手信号,验证测试步骤。测试结果必须是零丢失,也就是完全同步,0 比特丢失、0 比特错误。

  在我们设法找出支持PXI测试平台的现成解决方案时遇到的问题之一是找出能够进行定制,以便与产品通信界面与测试一起工作的选择。我们找到的第一个仪器选择无法满足我们产品基础的接口要求。有了LabVIEW FPGA 测试选择,我们可以对多个串行通信的物理层进行测试,而无需大范围连接板卡。新型仪器还提供了许多附加的灵活性,可以测试实时文件传输以及可能在系统之间连载的图像。它也是一个基于PXI 的解决方案。

结论

  新型系统将单位成本降低了约4 倍,并且提供了需要增加测试需求的通信接口的定制能力。

  我们现在利用两个PXI-7833R可重新配置FPGA模块,对超高速系统(超过2 Mb/s)进行研究。

关键字:LabVIEW  FPGA  数据采集

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2012/0308/article_4767.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
LabVIEW
FPGA
数据采集

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved