Camera Link协议和FPGA的数字图像信号源设计

2011-12-15 09:18:41来源: 互联网

  1 引言

  目前,各种图像设备已广泛应用到航空航天、军事、医疗等领域。图像信号源作为地面图像采集装置测试系统中的一部分,其传输方式及信号精度都是影响系统性能的重要因素。由于图像信号的传输速率高,数据量大,在传输过程中,其精度和传输距离易受影响。为了提高信号传输距离和精度设计了由FPGA内部发出图像数据,并通过FPGA进行整体时序控制;输出接口信号转换成符合Camera Link标准的低电压差分信号(LVDS)进行传输。该图像信号源已成功应用于某弹载记录器的地面测试台系统中。

  2 Camera Link接口及图像数据接口信号

  Camera Link标准是由国家半导体实验室(National Semiconductor)提出的一种Channel Link技术标准发展而来的,该接口具有开放式的接口协议,使得不同厂家既能保持产品的差异性,又能互相兼容。它在传统LVDS传输数据的基础上又加载了并转串发送器和串转并接收器,可在并行组合的单向链路、串行链路和点对点链路上,利用SER/DES(串行化/解串行化)技术以高达4.8 Gb/s的速度发送数据。CameraLink标准使用每条链路需两根导线的LVDS传输技术。驱动器接收28个单端数据信号和1个时钟信号,这些信号以7:1的比例被串行发送,也就是5对LVDS信号通道上分别传输4组LVDS数据流和1组LVDS时钟信号,即完成28位数据的同步传输只需5对线,而且在多通道66 MHz像素时钟频率下传输距离可达6 m。

  Camera Link是在Channel Link的基础上增加了一些相机控制信号和串行通信信号,定义出标准的接头也就是标准化信号线,让Camera及影像卡的信号传输更简单化,同时提供基本架构(Base Configuration)、中阶架构(Medium Configuration)及完整架构(Full Configuration)三种:基本架构属单一Camera Link元件,为单一接头;中阶架构属双组Camera Link元件,为双组接头;完整架构属三组Camera Link元件,为三组接头。

  传输数据时使用的视频同步信号固定不变,分别为: 帧同步信号FVAL:当FVAL为高电平时,正输出一帧有效数据;行同步信号LVAL:当LVAL为高电平时,正输出一个有效像元行(在两个有效像元行中间,LVAL会跳过几个无效的像素点,可在实际应用时设定跳过的像素点数);数据有效信号DVAL:当FVAL和LVAL为高时,DVAL为高电平,正输出有效的数据;SPARE为备用信号。

  设计中使用了FVAL和LVAL信号,当FVAL和LVAL信号都为高电平时,图像信号源数据在像素时钟信号PIXCLK的控制下依次发送。其接口信号时序如图1所示。

接口信号时序

 

  3图像信号源的设计实现

  3.1设计方案

  检测图像数据记录装置性能、图像信号源的标准图像生成有两种方法。一种是用FPGA直接生成信号,输出图像为0~255的灰度值图像;另一种是通过上位机软件下载图像到信号源中,FPGA产生视频同步信号和进行整体逻辑控制。

  设计中采用了FPGA与Camera Link接口器件DS90CR-285相结合的方案,其图像信号源数据、像素时钟信号及视频同步信号由FPGA内部模块产生,经过DS90CR285器件转换成LVDS信号,接收端使用配套器件DS90CR286进行解调。考虑到FPGA的现场可编程特性,使用灵活方便,能够降低硬件电路设计难度。

  所以,该方案选择FPGA作为主模块。Camera Link接口器件DS90CR285是专用电平转换器件,能将28位CMOS/TTL电平数据和一位像素时钟信号分别转换成4组LVDS数据流及一对LVDS时钟信号进行传输,由于采用差分传输方式,提高了传输距离及信号精度。

  3.2硬件结构

  图2给出图像信号源的硬件结构框图,主要由图像信号源和外围电路组成。前者是设计的核心,它选用Xilinx公司的Spartan-Ⅱ系列FPGAXC2S50,用以设计系统时序、图像数据及产生相应的信号;后者主要包括晶体振荡器、电平转换器件DS90CR285及输入输出接口。

图像信号源的硬件结构框图

  系统上电后,晶体振荡器输出时钟信号,FPGA内部主控模块将自动产生与Camera Link协议相匹配的信号传输时序。FPGA内部产生的像素时钟信号、帧同步信号、行同步信号和图像数据一起进入DS90CR285,并通过该电平转换器件转换成LVDS信号,每对LVDS信号之间采用双绞线传输,以消除耦合干扰。图2中曲线部分即为Camera Link接口。

  3.3 FPGA程序设计

  设计中采用VHDL硬件描述语言进行时序设计。系统时钟为125 MHz,信号源像素时钟信号PIXCLK为系统时钟6分频,即21 MHz。本图像信号源数据格式为640×480,帧频为53 Hz,即每秒传输53帧图像。行同步信号LVAL和帧同步信号FVAL均由像索时钟信号进行计数产生,其时序如图3所示。

时序图

[1] [2]

关键字:FPGA  数字图像信号源

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2011/1215/article_4192.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
数字图像信号源

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved