组合压缩在存储测试系统中的应用

2011-08-17 12:33:23来源: 互联网 关键字:组合压缩

    存储测试系统是为完成特殊环境下测试而设计的电子物理系统,它可在高温、高压、强冲击振动、高过载等恶劣环境下自动完成被测信息的实时采集与存储记忆[1]。在某些星载、弹载测试系统中,测试环境恶劣、测试时间长,所需记录的数据量较大。但测试装置受到体积的限制,要在现有存储容量基础上获取更多的信息,就需要进行相关的数据处理。数据压缩是减少数据量的有效手段之一。数据压缩通常分为有损压缩和无损压缩两大类。为准确恢复出原始数据并结合测试数据的特点,本文选用游程(RLE)和LZW两种无损压缩算法对数据进行组合压缩
1 数据压缩理论
    存储测试系统作为一种信息采集系统,目的是向使用者传递信息。由于A/D转换的位数是有限的,所以信息采集系统只能产生有限的数据,可以把数据采集系统看作是一种离散信源。根据香农信息论[2],某离散消息xi所携带的信息量:

    平均信息量也称为信息熵,是在采用无损压缩时所能达到的压缩的最小极限。
 实际上,消息序列的符号间往往还存在着一定的统计相关性[3],这将使得消息序列携带的信息量减少。例如,对一个标准余弦函数进行数据采集,不论采样的数据量有多大,只需要知道这个函数的幅度、频率和起始相位就可以精确地表示这一数据。这在具体数据中就表现为重复出现的数据串,消除这些重复串,降低数据中的统计相关性,也是数据压缩算法一般遵循的准则。实际的压缩器在设计上往往不是单独采用统计式或字典式压缩法,一般将几种算法结合起来,以达到高效率的压缩比
2 算法设计
2.1 算法选择

  在对多组实测的数据进行分析后,可以看出测试数据有一些典型的特征。图1是一典型的石油井下压力测试数据,由图可以看出,测试数据一般都具有以下特征:
  (1)测试数据幅值比较连续,相邻数据差值较小,具有很强的统计相关性。
  (2)大部分数据波动不大,只有少部分数据变化辐度较大。

    针对上述的测试数据(12 bit的AD转换器)大部分波动很小(高4位数据基本保持不变),这样的大量重复数据非常适合游程压缩。对于低8 bit数据,虽然相邻时刻的值不可能完全相同,但其值会在测试过程中多次出现。无损数据压缩中,LZW是基于字典模型的一种压缩算法,具有自适应的特点,非常适合这种数据的压缩。表1是两种算法组合与单独使用LZW算法的对比。从表1中可以看出,采用这两种算法结合的方式对数据进行组合压缩可以获得较好的压缩效果。

2.2 游程压缩算法
    游程编码(RLE)是一种相对比较简单的数据压缩技术,容易以硬件实现压缩。实现游程编码分为定长游程编码和变长游程编码两种。本文采用8 bit定长游程编码,编码流程如下:
    (1)初始化计数器cnt=1,输入首字节P;
    (2)判断文件是否结束。若结束,输出P和cnt,压缩完成;若没有结束,输入次字节C,如果P=C且cnt<255,cnt=cnt+1,则重复步骤(2);如果P≠C,则输出P和cnt,重复步骤(1)。直到压缩完成。
2.3 LZW压缩算法
    LZW算法是一种面向通用数据的即时、高效、简单,易于实现的一种无损数据压缩算法,不依赖于任何数据格式,具有很大的应用范围,且是基于字典模型的算法实现的关键在于字典的建立和查找。LZW算法的粗略描述如下[4]:
  Initialize Table
    STRING = get input character
    WHILE there are still input characters DO
       CHARACTER = get input character
         IF STRING+CHARACTER is in the string table then
           STRING = STRING+character
         ELSE
           Output the code for STRING
           Add STRING+CHARACTER to the string table
           STRING = CHARACTER
         END of IF
    END of WHILE
    Output the code for STRING
    Output End_flag
    由算法描述可见,LZW算法逻辑过程简单,能够得到较快的压缩速度,易于硬件压缩。
3 硬件实现
3.1 系统整体设计

    Cyclone II是Altera公司推出的新一代低成本系列FPGA器件[5],本设计选用Cyclone II系列的EP2C5T144I8芯片来实现数据的组合压缩。EP2C5T144I8芯片具有4 608个LE(逻辑单元)、26个M4 K的RAM、13个嵌入式乘法器、2个PLL(锁相环)和158个用户I/O引脚。系统的整体框图如图2所示。传感器采集到信号后,经过模拟适配电路进行滤波、放大后进入AD转换器,由AD转换器转换输出12 bit的数据流输入到FPGA进行压缩。高4 bit数据进行游程压缩,低8 bit数据进行LZW压缩,最后将压缩后的输出数据流存储到外部存储器中。采集完成后,通过USB专用接口电路将压缩后的数据从外部存储器中读入计算机保存下来,然后用专用软件对压缩后的数据进行解压,还原出原始采集到的数据以便进一步进行分析处理。

[1] [2]

关键字:组合压缩

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2011/0817/article_3264.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:超快速IV测试技术-半导体器件特性测试的变革
下一篇:传感器电路的噪声及其抗干扰技术研究

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
组合压缩

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved