生产制造中的低功耗测试方法

2009-04-27 18:19:14来源: EDN China

      受无线和高功效器件的普及以及提供“绿色”电子系统的需求驱动,设计师越来越多地采用低功率设计来应对越来越艰巨的功能性功耗挑战。直到最近,管理制造测试过程中的功率问题已经成为第二大备受业界关注的要求。但随着器件物理尺寸的不断缩小和电压门限的不断降低,越来越多的人认识到测试过程中过大的功耗会影响数字IC的可靠性,并导致电源引起的故障、过早失效,以及最终测试时发生错误问题。这些现象的发生要求制造测试采用特殊的电源管理和低功率设计技术。

  功能模式与测试模式比较

  多份研究表明,深亚微米器件的测试模式功耗要比功能模式高好几倍。虽然典型测试模式功耗极限通常是功能性功耗的2倍左右,但由于多种原因实际功耗要大得多。

  例如,为了降低测试仪成本,有时会对多个模块同时进行测试,但在功能性操作中,许多个模块同时工作的可能性并不大。扫描期间逻辑电路中的开关以及扫描/捕获期间的高开关速率也会产生较高的功耗。同样,转换测试波形中的快速捕获脉冲会导致有害的峰值电源脉冲,从而出现IR压降问题。另外,增加扫描转移循环的频率以缩短测试时间也会在测试仪上造成过高功耗。

  测试功耗值不同于功能性功耗的其它原因还包括针对最坏情况下功能性功耗的现场测试要求,老化测试以及器件的高电压测试。所有这些操作都会导致电压和温度的上升,从而对测试结果和器件的低功率电路造成潜在的负面影响。

  在任何降低测试功耗的方法中,测试覆盖率影响必须要小,并且对自动测试波形生成(ATPG)工具和流程的影响要降低到最小程度。同样,也不应显著影响测试数据量和测试时间。另外,测试模式功耗降低得太多也可能导致电路受到的应力不够而影响测试质量,因此这种情况应避免。最后,采用的策略必须不影响物理设计因素,如面积、功率和功能时序,并且不影响开发进度。

  DFT技术:Q输出选通和扫描划分

  Q输出选通和低功率扫描划分(Scan Partitioning)就是两种常见的电源管理技术。在Q输出选通技术中,选通逻辑被智能地插在关键扫描触发器的Q输出端,以便尽量减少扫描转移期间组合电路中的开关活动。选通逻辑是由测试信号控制的,在捕捉周期和正常功能模式时不被激活。在扫描转移操作期间,Q输出选通可以减少通过扫描触发器传播到组合逻辑的开关活动。重要的是只选通对扫描模式功耗降低有很大影响、但对设计中关键时序路径影响很小的寄存器。

  扫描划分是另外一种管理测试功耗的可测性设计(DFT)技术。通过插入DFT逻辑,每条扫描链被分割成多个段,当测试数据从某个扫描段加载/卸载时,连接到所有其它段的时钟可以被关断以降低功耗。低功率扫描划分已经在一些商用设计中实现,如游戏系统中使用的CELL处理器。

  降低测试功耗的另外一种相关DFT技术是数据选通,这种技术可以给目前不在进行测试的设计区域中的扫描链加载一个常数值。此时需要插入必要的测试点,以便给空闲链加载零值,从而减少开关活动,而工作链则加载来自测试仪来的数据。

[1] [2] [3]

关键字:低功率  DFT技术  ATPG技术

编辑:小甘 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2009/0427/article_607.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
低功率
DFT技术
ATPG技术

小广播

大学堂最新课程更多

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved