8位可定址DMOS功率驱动器

2006-05-07 15:49:58来源: 电子产品世界 关键字:可定  功率  驱动  驱动器

Allegro公司的A6259KA和A6259KLW集3到8线CMOS译码器和数据锁存、控制电路及DMOS输出于一身,具有存储单线数据于可定址锁存器的多功能功率驱动器,可用做译码器或分工器。其功能框图示于图1。

表1 功能表

  输入   定址输出 其他输出 功能
CLEAR ENABLE DATA      
H
H
L
L
H
L
L
H
R
R
可定址锁存
H H X R R 存储器
L
L
L
L
H
L
L
H
H
H
8线分工器
L H X H H 消除

CMOS输入和锁存使其能直接与微处理器基系统连接。对于带TTL的应用需要适当的上接电阻器来保证输入逻辑高态。用CLEAR和ENABLE输入可选择4种工作模式:可定址锁存,存储器,8线分工器和消除(见表1)。

表2 锁存选择表


S2(MSB)
选择输入
S1

So(LSB)
定址输出
L
LL
L
L
H
H
H
H
L
H
H
H
L
L
H
H
L
L
L
H
L
H
L
H
0
1
2
3
4
5
6
7

在所在非定址输出保持在它们的预先姿态时定址DMOS输出倒相DATA输入。当CLEAR输入和ENABLE输入高态时所有输出驱动器断开(DMOS驱动器关闭)。A6259KA/KLW DMOS漏极开路输出具有吸收750mA的能力

这种器件有8个输出,由三个二时制编码输出选择输入(S0,S1,S2)来选择8个输出(见表2)。

从表1可见,控制CLEAR和ENABLE输入可选择4种工作模式。

在可定址锁存模式,在DATA输入端的数据写入定址锁存器中。当所有其他输出保持在它们预先的状态时定址输出倒相数据输入。

在存储器模式,所有输出保持在它们的预先状态而DATA或地址(Sn)输入不影响输出。为防止错误数据进入锁存器,在地址线正在改变时应保持ENABLE为高态。

在分工/译码模式,定址输出倒相数据输入而所有其他输出都关断。

在消除模式,所有输出都关断而DATA或地址(SN)输入不影响输出。

给定合适的输入,对于给定的地址当DATA是低态时输出关断;当DATA是高态时输出导通并可吸收电流。

关键字:可定  功率  驱动  驱动器

编辑:赵思潇 引用地址:http://www.eeworld.com.cn/FPGA/qt/200605/1685.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:FPGA末日来临?多核处理器便可取代之
下一篇:半双工数据流向指示电路

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
可定
功率
驱动
驱动器

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved