datasheet

Achronix为数据加速系统再添动力

2017-10-19来源: EEWORLD 关键字:Achronix

Achronix今日宣布为其eFPGA IP解决方案推出Speedcore custom blocks定制单元块。Achronix Speedcore eFGPA嵌入式FPGA可加速数据密集的人工智能(AI)/机器学习、5G移动通信、汽车先进驾驶员辅助系统(ADAS)、数据中心和网络应用; Speedcore custom blocks定制单元块可以大幅度地提升性能、功耗和面积效率,并支持以前在FPGA独立芯片上无法实现的功能。利用Speedcore custom blocks定制单元块,客户可以获得ASIC级的效率并同时保持FPGA的灵活性,从而带来了一种可以将功耗和面积降至最低、同时将数据流通量最大化的高效实现方式。

 

随着新一波智能数据密集型应用的兴起,基于传统的CPU架构已经无法满足这些新应用中计算需求的指数级增长,推动了对全新的、异构的、带有可编程硬件加速器的计算架构的需求。Speedcore eFPGA提供了性能最高而成本最低的硬件加速,而现在借助Speedcore custom blocks定制单元模块,过去在独立FPGA运算结构中运行缓慢且消耗大量资源的功能,都可以面向最高性能和最小片芯面积这些目标进行优化。从以下案例可以了解详情:


  • 通过为矩阵乘法运算优化数字信号处理器(DSP)和存储单元块,基于卷积神经网络(CNN)的YOLO目标识别算法的芯片面积被缩减了超过40%。


  • 如果用Speedcore custom blocks定制单元块来实现,需要并行比较器阵列的大型字符串搜索功能的片芯面积可以缩减超过90%。


  • 桶形移位器(Barrel shifter)和二进制位处理结构也可以在Speedcore custom blocks定制单元块中完全实现,从而在同样的面积中实现更大的、更精妙的应用,提升了可获得的频率。


  • 一个运行在800MHz的400Gbps包处理数据通道的核心功能也可以用Speedcore custom blocks定制单元块来实现,其可编程逻辑管理分析和控制功能。今天的FPGA独立芯片不能为包处理应用提供这么高的数据吞吐量。

 

 “业界领袖对Speedcore custom blocks定制单元块及其可发挥的潜力倍感兴奋,”Achronix Semiconductor市场营销副总裁Steve Mensor表示。“目前与我们合作的公司都在打造下一代异构计算平台和高带宽通信系统,他们正在构建高性能的硬件加速器,可以随着其计算算法的演进而不断调整。现在,Achronix eFPGA IP产品在添加了Speedcore custom blocks定制单元块以后,就使其在拥有可编程性的同时还能够拥有ASIC级的性能以及高片芯面积效率。”

 

Speedcore Custom Blocks定制单元块的定义过程 


Speedcore custom blocks定制单元块由Achronix与其客户共同定义,这需要一个详细的加速工作负载架构分析,作为性能和/或面积瓶颈的重复性功能被评估为潜在目标,有可能被硬化而进入Speedcore custom blocks定制单元块。随后,Achronix将为客户提供一个用于基准测试和评估的新版ACE设计工具,它包含了带有定制单元块的、新的Speedcore eFPGA。根据需求,该过程可以被多次迭代,为客户的系统创建优化的解决方案。

 

ACE设计工具提供的支持

 

Achronix的ACE设计工具全面支持Speedcore custom blocks定制单元块,可以与存储器和DSP单元块相同的方式,提供从设计捕获到比特流生产和系统调试等功能。Achronix为每个Speedcore custom blocks定制单元块创建了一种独有图形化用户接口(GUI),它可以管理所有的配置规则。ACE拥有Speedcore custom blocks定制单元块所有配置的完整的时序细节,支持ACE去完成各种设计基于时序的布局和布线。客户可以用强大的版图规划器来优化设计,并为所有的单元实例去制定局域或者定点的任务安排。ACE还包括一个关键路径分析工具,它可以支持客户去分析时序。客户还可以使用ACE强大的Snapshot嵌入式逻辑分析仪,去创建复杂的触发器并展示Speedcore内的实时信号。


关键字:Achronix

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/article_201710193759.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:英特尔FPGA 支持阿里云的加速即服务
下一篇:黄埔区广州开发区与高云半导体签署投资合作协议

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

助力机器学习,Achronix推出第四代Speedcore eFPGA IP

Achronix半导体公司近日宣布:即日起推出其第四代嵌入式FPGA产品Speedcore™Gen4 eFPGA IP,以支持客户将FPGA功能集成到他们的SoC之中。现任Achronix Semiconductor公司市场营销副总裁Steve Mensor先生,在北京向与会媒体记者介绍了这一新品。 Steve MensorAchronix半导体公司市场营销副总裁 Speedcore Gen4将性能提高了60%、功耗降低了50%、芯片面积减少65%,同时保留了原有的Speedcore eFPGA IP的功能,即可将可编程硬件加速功能
发表于 2018-11-30
助力机器学习,Achronix推出第四代Speedcore eFPGA IP

Achronix半导体全面对接Speedcore eFPGA技术

该组项目将使研究机构和公司能够使用Achronix高性能Speedcore eFPGA技术快速构建低成本测试芯片            基于现场可编程门阵列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半导体知识产权(eFPGA IP)领导性企业Achronix半导体公司日前宣布:公司推出两个全新的项目,以支持研究机构、联盟和公司能够全面对接Achronix领先Speedcore eFPGA技术。 eFPGA技术正在迅速地成为基于系统级芯片(SoC)的CPU卸载功能中可编程硬件加速单元的必备硅知识产权(IP),已被广泛用于包括人工智能/机器学习(AI
发表于 2018-11-28

Achronix出席2018世界集成电路大会

Achronix半导体公司出席了在北京亦庄举行的“2018北京微电子国际研讨会暨IC WORLD大会(世界集成电路大会)”,公司亚太区总经理罗炜亮(Eric Law)出席了大会的人工智能(AI)与半导体专场,并介绍了Achronix的Speedcore嵌入式FPGA(Speedcore eFPGA)在人工智能芯片设计中的诸多优势和广泛应用。 Achronix亚太区总经理罗炜亮在世界微电子大会人工智能专场上演讲 2018北京微电子国际研讨会的指导单位包括工业和信息化部、科学和技术部以及北京市人民政府;主办单位包括北京市经济和信息化委员会、以及国家集成电路产业投资基金股份有限公司;承办单位包括北京经济技术开发区管理
发表于 2018-11-14
Achronix出席2018世界集成电路大会

CIOReview杂志:Achronix将高性能计算市场中的界限推到了更远

基于现场可编程门阵列(FPGA)的硬件加速器件和嵌入式FPGA(eFPGA)半导体知识产权(IP)领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布:Achronix被CIOReview杂志选入其2018年20家最值得信任的高性能计算(HPC)解决方案供应商名单。 在发布此项名单时,该杂志将Achronix归入可影响市场的高性能计算解决方案领先提供商之列。为此,CIOReview杂志发表了标题为“Achronix半导体公司——将高性能计算市场中的界限推到了更远”的文章,并介绍了将Achronix选入该名单的主要原因。 “我们创新的高性能计算
发表于 2018-08-24
CIOReview杂志:Achronix将高性能计算市场中的界限推到了更远

CAST和Achronix使用无损压缩IP支持从数据中心到边缘的数据处理

美国加利福尼亚州圣克拉拉市,2018年5月—基于现场可编程门阵列(FPGA)的硬件加速器器件及嵌入式FPGA(eFPGA)领域内领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布:与专注于为电子系统设计人员提供半导体IP的半导体知识产权公司CAST Incorporated达成合作;CAST的高性能无损压缩IP已经被植入,以支持Achronix 的FPGA产品组合,用来完成数据中心和移动边缘间数据传输的高效处理。CAST为Deflate、GZIP和ZLIB等无损压缩工具提供标准的硬件实现,它们与用于压缩或解压的软件实现方式兼容。ZipAccel内核提供的硬件实现
发表于 2018-05-03

CAST和Achronix使用无损压缩IP支持从数据中心到边缘的数据处理

美国加利福尼亚州圣克拉拉市,2018年5月—基于现场可编程门阵列(FPGA)的硬件加速器器件及嵌入式FPGA(eFPGA)领域内领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布:与专注于为电子系统设计人员提供半导体IP的半导体知识产权公司CAST Incorporated达成合作;CAST的高性能无损压缩IP已经被植入,以支持Achronix 的FPGA产品组合,用来完成数据中心和移动边缘间数据传输的高效处理。CAST为Deflate、GZIP和ZLIB等无损压缩工具提供标准的硬件实现,它们与用于压缩或解压的软件实现方式兼容。ZipAccel内核提供的硬件实现
发表于 2018-05-02

小广播

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
pt type="text/javascript" src="//v3.jiathis.com/code/jia.js?uid=2113614" charset="utf-8">