Altera发布Quartus Prime Pro设计软件,加速大容量FPGA设计

2016-05-10 17:50:34来源: EEWORLD 关键字:创新  规模  时钟规划
2016年5月10号,北京——Altera,现在已属英特尔公司,今天发布新的产品版Quartus® Prime Pro设计软件,进一步提高了FPGA设计性能和设计团队的效率。Quartus Prime Pro软件设计用于支持英特尔下一代高度集成的大容量FPGA,这将推动云计算、数据中心、物联网及其连网等领域的创新。内置在最新版软件中的功能前所未有的缩短了编译时间,提供通用设计输入方法,简化了知识产权(IP)的集成,从而加速了大规模FPGA设计流程。
英特尔的FPGA软件和IP市场营销总监Bernhard Friebe评论说:“Quartus Prime Pro设计软件构建在数十年的软件创新之上,让我们的工具使用起来更加简单方便,帮助缩短了FPGA设计周期。我们提供的软件工具、IP内核以及设计输入方法将扩展并巩固英特尔的FPGA用户基础,同时显著提高了设计人员的效能,增强了客户的总体体验。”
Quartus Prime Pro软件v16.0提供的设计方法针对逻辑单元在一百万门以上的大规模设计进行了优化。同时,用户可以使用软件的增量式优化特性,减少设计迭代,加速时序收敛。
Quartus Prime Pro软件v16.0亮点:
Quartus Prime Pro产品版面向英特尔下一代高度集成的大容量FPGA提供分层数据库支持。
BluePrint平台设计者产品版支持设计人员在设计早期进行引脚分配和时钟规划,设计迭代减少了10倍。 
具有分层工作台的Qsys Pro系统集成工具支持多种设计输入格式,简化了IP集成。
支持增量式优化减少了设计迭代。
Arria 10 FPGA和SoC的部分重配支持。
 
使用Altera丰富的IP系列产品
Quartus Prime设计软件支持用户使用丰富的知识产权(IP)内核。这些IP内核与大量的IP实用增强功能相结合,简化了IP评估、IP选择以及硬件验证,帮助设计人员提高了效能。新以太网、混合立方存储器(HMC)以及视频IP内核进一步扩展了工业标准协议的高性能、低延时全系列IP内核。

关键字:创新  规模  时钟规划

编辑:王凯 引用地址:http://www.eeworld.com.cn/FPGA/article_201605103658.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Altera设计解决方案满足FPGA架构的设计创新
下一篇:大学生开源软硬件创新创业创客空间揭牌仪式举行

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
创新
规模
时钟规划

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved