StarRC创造“寄生参数提取性能”和“可扩展性能”新高度

2016-02-22 18:07:15来源: EEWORLD 关键字:Synopsys  StarRC
亮点:
 
提升2倍运行速度,支持更短的提取周转时间(TAT)
 
同时多工艺角(SMC)可扩展到200个内核以上,提供更高的CPU效率
 
更智能的资源管理以及与Synopsys的PrimeTime签核解决方案无缝连接,使磁盘占用减少至原来的1/4
 
新思科技日前宣布:其StarRC™解决方案的2015.12版本实现了关键技术创新,可以解决由于摩尔定律(Moore’s Law)继续向更精细化延伸,而引起的越来越多的寄生参数提取和签核挑战。这些具有新意的创造将显著提升性能与可扩展性的等级,同时提供了一种改进的架构,更加高效地利用主流或前沿的计算资源。这项最新的发布以StarRC十多年的行业领先地位为基础,同时延续了原有产品持续促进生产力的特性,可帮助IC设计人员应对当前面临的设计、资源和时间进度挑战。
 
“随着我们的客户不断地拓展设计边界,他们正在越来越多地面临使用自己可用的资源去管理快速增长的设计和多工艺角寄生参数大数据等方面的挑战。”Synopsys设计分析和签核资深营销总监Robert Hoogenstryd表示,“StarRC的2015.12版本不仅提供更佳的性能,还可以让用户更智能、更高效地利用现有资源,同时密切关注整体情况;换言之,新版本实现了更加富有成效的时序分析和签核。”
 
StarRC是业界首屈一指的寄生参数提取解决方案,已经在包括移动、数据处理、通信、物联网(IoT)、汽车等众多领域中应用,被成千上万次流片所验证,并且在包括最先进的10纳米(nm)FinFET节点在内的多代工艺技术上获得成功。它提供了一组丰富的功能来实现最高的签核性能,例如被广泛部署的SMC技术,该技术支持设计人员使用相同的资源,并以相同的签核精度在同一次运行中提取多个工艺角,实现了高达3倍的运行速度提升。
 
StarRC的2015.12版本通过进一步的架构改进扩展了性能提升,从而实现了另一个2倍加速以及多核处理可扩展性的显著提升,进而实现了对更多CPU内核的更高效使用。很多设计团队已经借助改进的运行时间和可扩展性,并结合SMC技术在200多个CPU内核上提取了数以亿计的设计例化单元。其他设计团队也已大大缩短了其全芯片设计的运行时间,可以在不超过3.5小时的时间内为3.5亿设计例化单元完成8个工艺角的提取,或者每小时为1亿设计例化单元完成8个工艺角的提取。
 
此外,StarRC的2015.12版本凭借着与SynopsysPrimeTime®签核解决方案之间独特而新颖的连接方式,为整个签核周期提供了生产力提升。PrimeTime的2015.12版本可以直接读取StarRC的权威标准的多工艺角二进制数据库,从而免除了为多工艺角写寄生参数网表的需要,并且节省了高达4倍的磁盘空间,同时在签核提取周转时间上实现了高达20%的加速。很多设计团队现在正部署这一全新的解决方案,并已开始利用节省磁盘空间的功能,例如为一项大型的FinFET设计将磁盘容量从高于380GB减少到低于90GB。磁盘空间使用上的减少结合StarRC久经考验的每个内核8GB的存储效率,支持设计人员在其环境中灵活地使用更加经济的硬件,从而实现显著的成本降低和高效率。

关键字:Synopsys  StarRC

编辑:杜红卫 引用地址:http://www.eeworld.com.cn/FPGA/article_201602223642.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Xilinx发货业界首批高端FinFET FPGA:16nm Virtex UltraScale+
下一篇:北美领先电信企业采用DigitalRoute"使用管理"解决方案

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
Synopsys
StarRC

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved