datasheet

助力机器学习,Achronix推出第四代Speedcore eFPGA IP

2018-11-30来源: EEWORLD 关键字:Achronix

Achronix半导体公司近日宣布:即日起推出其第四代嵌入式FPGA产品Speedcore™Gen4 eFPGA IP,以支持客户将FPGA功能集成到他们的SoC之中。现任Achronix Semiconductor公司市场营销副总裁Steve Mensor先生,在北京向与会媒体记者介绍了这一新品。

 

Steve Mensor

Achronix半导体公司市场营销副总裁

 

Speedcore Gen4将性能提高了60%、功耗降低了50%、芯片面积减少65%,同时保留了原有的Speedcore eFPGA IP的功能,即可将可编程硬件加速功能引入广泛的计算、网络和存储应用,实现接口协议桥接/转换、算法加速和数据包处理。

 

 

Achronix是一家私有的、采用无晶圆厂模式的半导体公司,总部位于美国加利福尼亚州圣克拉拉市。公司开发了自己的FPGA技术,该技术是Speedster22i  FPGA及Speedcore eFPGA技术的基础。Achronix的所有FPGA产品均由其ACE设计工具提供支持,该工具还集成了对Synopsys Synplify Pro工具的支持。


 

在Speedcore Gen4架构中,Achronix将机器学习处理器(MLP)添加到Speedcore可提供的资源逻辑库单元模块中。MLP模块是一种高度灵活的计算引擎,它与存储器紧密耦合,从而为人工智能和机器学习(AI / ML)应用提供了性能/功耗比最高和成本最低的解决方案。

 

Achronix 半导体公司发言人说道:“Achronix是第一家向SoC开发公司提供量产eFPGA IP的公司,使他们能够创建支持各种全新应用的可编程数据加速器。新的Speedcore Gen4 eFPGA架构提供了以前仅在ASIC中才能实现的、最佳的硬件加速平衡,以及我们经过量产验证过的FPGA技术提供的灵活性和可编程性,从而为新兴人工智能/机器学习和高数据带宽应用的爆炸式需求提供了支持。”

 

发言人补充到:“我们正在使用经过验证的同样的方法体系来为客户提供最新的Speedcore Gen4 eFPGA技术,来满足他们将eFPGA IP的所有优势和灵活性与增强的人工智能/机器学习功能相结合的愿望,而这种最前沿的人工智能/机器学习功能得益于我们最新机器学习处理器单元模块和台积电(TSMC)最先进的7nm工艺技术。”

 

解决带宽爆炸问题

 

固定和无线网络带宽的急剧增加,加上处理能力向边缘等进行重新分配,以及数十亿物联网设备的出现,将给传统网络和计算基础设施带来压力。这种新的处理范式意味着每秒将有数十亿到数万亿次的运算。传统云和企业数据中心计算资源和通信基础设施无法跟上数据速率的指数级增长、快速变化的安全协议、以及许多新的网络和连接要求。传统的多核CPU和SoC无法在没有辅助的情况下独立满足这些要求,因而它们需要硬件加速器,通常是可重新编程的硬件加速器,用来预处理和卸载计算,以便提高系统的整体计算性能。经过优化后的Speedcore Gen4 eFPGA已经可以满足这些应用需求。

 

Speedcore Gen4是最佳的人工智能/机器学习加速器

 

除了计算和网络基础设施的通用要求之外,人工智能/机器学习还对高密度和针对性计算产生了显著增加的需求。与以前的Achronix FPGA产品相比,新的Achronix机器学习处理器(MLP)利用了人工智能/机器学习处理的特定属性,并将这些应用的性能提高了300%。这是通过多种架构性创新来实现的,这些创新可以同时提高每个时钟周期的性能和操作次数。

 

新的Achronix机器学习处理器(MLP)是一个完整的人工智能/机器学习计算引擎,支持定点和多个浮点数格式和精度。每个机器学习处理器包括一个循环寄存器文件(Cyclical Register File),它用来存储重用的权重或数据。各个机器学习处理器与相邻的机器学习处理器单元模块和更大的存储单元模块紧密耦合,以提供最高的处理性能、每秒最高的操作次数和最低的功率分集。这些机器学习处理器支持各种定点和浮点格式,包括Bfloat16、16位、半精度、24位和单元块浮点。用户可以通过为其应用选择最佳精度来实现精度和性能的均衡。

 

为了补充机器学习处理器并提高人工智能/机器学习的计算密度,Speedcore Gen4查找表(LUT)可以实现比任何独立FPGA芯片产品高出两倍的乘法器。领先的独立FPGA芯片在21个查找表中可以实现6x6乘法器,而Speedcore Gen4仅需在11个LUT中就可实现相同的功能,并可在1 GHz的速率上工作。

 

架构性创新提高系统性能

 

与上一代Speedcore产品相比,新的Speedcore Gen4架构实现了多项创新,从而可将系统整体性能提高60%。其中查找表的所有方面都得到了增强,以支持使用最少的资源来实现各种功能,从而可缩减面积和功耗并提高性能。其中的更改包括将ALU的大小加倍、将每个LUT的寄存器数量加倍、支持7位函数和一些8位函数、以及为移位寄存器提供的专用高速连接。

 

其中的路由架构也借由一种独立的专用总线路由结构得到了增强。此外,在该路由结构中还有专用的总线多路复用器,可有效地创建分布式的、运行时可配置的交换网络。这为高带宽和低延迟应用提供了最佳的解决方案,并在业界首次实现了将网络优化应用于FPGA互连。

 

如何评估Speedcore Gen4

 

Achronix的ACE设计工具中包括了Speedcore Gen4 eFPGAs的预先配置示例实例,它们可支持客户针对性能、资源使用率和编译时间去评估Speedcore Gen4的结果质量;Achronix现已可提供支持Speedcore Gen4的ACE设计工具。Speedcore采用了一种模块化的架构,它可根据客户的要求轻松配置其大小。Achronix使用其Speedcore Builder工具来即刻创建新的Speedcore实例,以便满足客户对其快速评估的要求。对于需要了解芯片尺寸和功率信息的客户,可以联系Achronix来了解有关其特定Speedcore Gen4 eFPGA的面积和工艺要求的详细信息。

 

供货

 


对于已量产的Speedcore架构,Achronix可在6周内为客户配置并提供Speedcore eFPGA IP和支持文件。采用台积电7nm工艺节点的Speedcore Gen4将于2019年上半年投入量产,但是芯片设计企业现已可以联系Achronix,以获得支持其特定需求的Speedcore Gen4实例。Achronix还将于2019年下半年提供用于台积电16nm和12nm工艺节点的Speedcore Gen4 eFPGA IP。


关键字:Achronix

编辑:muyan 引用地址:http://www.eeworld.com.cn/FPGA/2018/ic-news11303822.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:高云半导体与山大共建FPGA先进设计与创新应用联合实验室
下一篇:最后一页

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Achronix半导体全面对接Speedcore eFPGA技术

该组项目将使研究机构和公司能够使用Achronix高性能Speedcore eFPGA技术快速构建低成本测试芯片            基于现场可编程门阵列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半导体知识产权(eFPGA IP)领导性企业Achronix半导体公司日前宣布:公司推出两个全新的项目,以支持研究机构、联盟和公司能够全面对接Achronix领先Speedcore eFPGA技术。 eFPGA技术正在迅速地成为基于系统级芯片(SoC)的CPU卸载功能中可编程硬件加速单元的必备硅知识产权(IP),已被广泛用于包括人工智能/机器学习(AI
发表于 2018-11-28

Achronix出席2018世界集成电路大会

Achronix半导体公司出席了在北京亦庄举行的“2018北京微电子国际研讨会暨IC WORLD大会(世界集成电路大会)”,公司亚太区总经理罗炜亮(Eric Law)出席了大会的人工智能(AI)与半导体专场,并介绍了Achronix的Speedcore嵌入式FPGA(Speedcore eFPGA)在人工智能芯片设计中的诸多优势和广泛应用。 Achronix亚太区总经理罗炜亮在世界微电子大会人工智能专场上演讲 2018北京微电子国际研讨会的指导单位包括工业和信息化部、科学和技术部以及北京市人民政府;主办单位包括北京市经济和信息化委员会、以及国家集成电路产业投资基金股份有限公司;承办单位包括北京经济技术开发区管理
发表于 2018-11-14
Achronix出席2018世界集成电路大会

CIOReview杂志:Achronix将高性能计算市场中的界限推到了更远

基于现场可编程门阵列(FPGA)的硬件加速器件和嵌入式FPGA(eFPGA)半导体知识产权(IP)领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布:Achronix被CIOReview杂志选入其2018年20家最值得信任的高性能计算(HPC)解决方案供应商名单。 在发布此项名单时,该杂志将Achronix归入可影响市场的高性能计算解决方案领先提供商之列。为此,CIOReview杂志发表了标题为“Achronix半导体公司——将高性能计算市场中的界限推到了更远”的文章,并介绍了将Achronix选入该名单的主要原因。 “我们创新的高性能计算
发表于 2018-08-24
CIOReview杂志:Achronix将高性能计算市场中的界限推到了更远

CAST和Achronix使用无损压缩IP支持从数据中心到边缘的数据处理

美国加利福尼亚州圣克拉拉市,2018年5月—基于现场可编程门阵列(FPGA)的硬件加速器器件及嵌入式FPGA(eFPGA)领域内领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布:与专注于为电子系统设计人员提供半导体IP的半导体知识产权公司CAST Incorporated达成合作;CAST的高性能无损压缩IP已经被植入,以支持Achronix 的FPGA产品组合,用来完成数据中心和移动边缘间数据传输的高效处理。CAST为Deflate、GZIP和ZLIB等无损压缩工具提供标准的硬件实现,它们与用于压缩或解压的软件实现方式兼容。ZipAccel内核提供的硬件实现
发表于 2018-05-03

CAST和Achronix使用无损压缩IP支持从数据中心到边缘的数据处理

美国加利福尼亚州圣克拉拉市,2018年5月—基于现场可编程门阵列(FPGA)的硬件加速器器件及嵌入式FPGA(eFPGA)领域内领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布:与专注于为电子系统设计人员提供半导体IP的半导体知识产权公司CAST Incorporated达成合作;CAST的高性能无损压缩IP已经被植入,以支持Achronix 的FPGA产品组合,用来完成数据中心和移动边缘间数据传输的高效处理。CAST为Deflate、GZIP和ZLIB等无损压缩工具提供标准的硬件实现,它们与用于压缩或解压的软件实现方式兼容。ZipAccel内核提供的硬件实现
发表于 2018-05-02

小广播

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
pt type="text/javascript" src="//v3.jiathis.com/code/jia.js?uid=2113614" charset="utf-8">