datasheet

Speedcore eFPGA为高性能芯片设计添加可编程结构的能力

2018-09-27来源: 互联网 关键字:eFPGA
  •  Speedcore eFPGA IP拥有为高性能芯片设计添加可编程结构的能力


  • 通过具体案例重点介绍Speedcore eFPGA对各种应用的支持

 

9月中旬,D&R IP SoC China会议在上海长荣桂冠酒店举行,基于FPGA的硬件加速器件和嵌入式FPGA知识产权(eFPGA IP)领域的领导性企业Achronix半导体公司在会议期间发表演讲并进行现场展示。

 

Achronix亚太区总经理罗炜亮先生(Eric Law)代表公司发表题为“利用Speedcore eFPGA加速边缘计算”的演讲,该演讲是“eFPGA是物联网解决方案的使能者”主题会议的一部分。

 

 

罗炜亮先生在演讲中对Achronix公司的基本情况和主要产品作了简要介绍,并分析了边缘设备对可编程硬件加速器的需求以及计算从云端向边缘设备转移的趋势,之后他详细介绍了eFPGA的优势以及Achronix的Speedcore eFPGA产品和ACE设计工具的功能和特性,并举例说明了eFPGA在5G、ADAS(先进驾驶辅助系统)和机器学习等领域的应用。

 

 

 在具体谈及支持计算加速时,罗炜亮先生表示:“Speedcore eFPGA拥有诸多性能优势,例如高吞吐量、低延迟、一致性,以及可集成AXI/ACE轻量级接口等。”

 

 

Achronix公司还在会议现场设有展位,并安排工作人员通过实际演示向参观者具体展示Speedcore eFPGA产品的特性。

 

 

关于Achronix半导体公司

 

Achronix是一家私有的、采用无晶圆厂模式的半导体公司,总部位于美国加利福尼亚州圣克拉拉市。公司开发了自己的FPGA技术,该技术是Speedster22i  FPGA及Speedcore eFPGA技术的基础。Achronix的所有FPGA产品均由其ACE设计工具提供支持,该工具还集成了对Synopsys Synplify Pro工具的支持。

 

公司在美国、欧洲和中国都设有销售办公室和代表处,在印度班加罗尔设有一间研发和设计办公室。

 

 

 

 


关键字:eFPGA

编辑:muyan 引用地址:http://www.eeworld.com.cn/FPGA/2018/ic-news09273807.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:SK电讯部署赛灵思FPGA用于AI加速,超越GPU实现5倍性能
下一篇:最后一页

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

将eFPGA应用于嵌入式360度视域视觉系统中

、加速度等运动状态;  4. 环境感知与响应状态;  5. 车辆灯光、信号实时状态;  6. 车辆外部360度视频监控情况;  7. 反映测试驾驶人和人机交互状态的车内视频及语音监控情况;  8. 车辆接收的远程控制指令(如有);  9. 车辆故障情况(如有)。  由此可以看出,上述条件除了对进行道路测试的智能网联汽车有若干功能性要求外,还在相关领域将推动若干新一代通信、监控、控制和存储等技术的发展,为智能网联汽车专用SoC的开发提供新的市场机会。  嵌入式FPGA(eFPGA)将在这类芯片中扮演重要角色。如为了满足第六条中提到的车辆外部360度视频监控数据的获取和处理,采用
发表于 2018-04-26

将eFPGA应用于嵌入式360度视域视觉系统中

。但是,这种下一代的应用超过了FPGA可不断接续实现的性能,主要是由于芯片吞吐数据的延迟。这反过来会影响整个系统的整体延迟、吞吐速度和性能。在一个SoC中加入可与CPU一起嵌入的eFPGA半导体知识产权(IP)。与一个独立的FPGA芯片加CPU解决方案相比,嵌入式FPGA阵列结构具有独特的优势,主要优势在于性能更强。一个eFPGA可通过一个宽的并行接口直接连接到ASIC(无I / O缓冲器)上,提供显著提高的吞吐量,以及以个位数时钟周期来计数的延迟。低延迟是复杂的图像实时处理过程的关键,例如纠正鱼眼镜头的失真这样的处理。利用Speedcore eFPGA IP,客户可以定义其逻辑、内存和DSP资源需求,然后Achronix可配
发表于 2018-04-26
将eFPGA应用于嵌入式360度视域视觉系统中

AccelerComm与Achronix实现5G极化码与Speedcore eFPGA集成来支持客户5G

·AccelerComm的极化码半导体知识产权(Polar Code IP)已集成到Achronix的FPGA产品组合之中·Achronix的 ACE设计工具也与AccelerComm的IP实现集成,以面向Speedcore嵌入式FPGA(eFPGA)技术美国加利福尼亚州圣克拉拉市,2018年3月—基于现场可编程门阵列(FPGA)的硬件加速器器件和嵌入式FPGA(eFPGA)领域内的领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布:与专注于下一代无线通信加速的半导体知识产权(IP)企业AccelerComm有限公司达成合作。AccelerComm专利申请中的极化码
发表于 2018-03-30
AccelerComm与Achronix实现5G极化码与Speedcore eFPGA集成来支持客户5G

AccelerComm与Achronix实现5G极化码与Speedcore eFPGA集成

美国加利福尼亚州圣克拉拉市,2018年3月—基于现场可编程门阵列(FPGA)的硬件加速器器件和嵌入式FPGA(eFPGA)领域内的领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布:与专注于下一代无线通信加速的半导体知识产权(IP)企业AccelerComm有限公司达成合作。AccelerComm专利申请中的极化码(Polar Code)已经被移植到Achronix的FPGA产品组合中,从而支持客户实现更快速的产品上市,并为使用New Radio新无线的5G增强移动宽带(eMBB)技术方案提供客制化服务。AccelerComm的IP已经被集成到ACE设计工具中
发表于 2018-03-29

Achronix完成Speedcore eFPGA技术量产级测试芯片的验证

美国加利福尼亚州圣克拉拉市--2018年1月19日—基于现场可编程门阵列(FPGA)的硬件加速器器件和嵌入式FPGA(eFPGA)硅知识产权领域领导性企业Achronix半导体公司(Achronix Semiconductor Corporation)日前宣布:已完成了其采用台积电(TSMC)16nm FinFET+工艺技术的SpeedcoreTM eFPGA量产验证芯片的全芯片验证。通过在所有的运行情况下都采用严格的实验室测试和自动测试设备(ATE)测试,验证了Speedcore测试芯片的完整功能。Speedcore IP是一种完全排列架构技术,可以构建密度范围可从少于1万个查找表(LUT)一直到2百万个查找表再加大容量
发表于 2018-01-22

eFPGA和FPGA SoC有什么区别?

近年来,在终端应用转变,传统芯片面临材料和架构瓶颈等现状的影响下,市场对FPGA的关注达到了前所未有的高度。但传统单纯的FPGA似乎不能满足多样化的需求,从而延伸出eFPGA和FPGA SoC这两个方向。新的嵌入式FPGA和业界一直在努力整合的FPGA SoC,谁会是未来的选择?eFPGA:冉冉升起的新星eFPGA即嵌入式FPGA(embedded FPGA),是近期兴起的新型电路IP。随着摩尔定律越来越接近瓶颈,制造ASIC芯片的成本越来越高。因此,设计者会希望ASIC能实现一定的可配置性,同时又不影响性能。在希望能做成可配置的模块中,负责与其他芯片或者总线通信的接口单元又首当其冲。在芯片中,模块间的通信往往使用简单的并行接口
发表于 2017-11-02
eFPGA和FPGA SoC有什么区别?

小广播

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved