MathWorks 引入像素流处理算法

2015-05-07 18:06:59来源: EEWORLD
    新的 Vision HDL Toolbox 缩短了从概念到设计的周期,并能在开发流程早期发现设计错误。
 
    中国北京 – 2015 年 5 月 7 日 – MathWorks今日宣布引入 Vision HDL Toolbox,该款新产品现已在该公司的 Release 2015a 中推出。Vision HDL Toolbox 为在 FPGAASIC上进行视觉系统设计和实现提供了像素流处理算法。该工具箱还包括一个灵活的设计框架,可支持一组多样化的接口类型、帧尺寸和帧率,包括高清 (1080p) 视频。工具箱中的图像处理、视频和计算机视觉算法均采用适合 HDL 实现的架构。 
 
    视觉算法开发人员正面临着这样一种双重挑战:一方面视频帧尺寸、帧率快速增长,另一方面是在 FPGA 和 ASIC 平台上进行视觉系统原型设计或实现的巨大复杂性。Vision HDL Toolbox 提供了专门图像处理和计算机视觉算法库,其专为 FPGA 和 ASIC 实现以及不同尺寸和像素的帧自动转换而设计,可帮助开发人员克服这些挑战。设计者还可以将这些算法与 HDL Coder 配合使用来生成不依赖供应商的可读 HDL 代码。另外,借助 HDL Verifier,设计者可以将 FPGA 或 ASIC 上运行的算法与 MATLAB 或 Simulink 上运行的基于帧的测试模型相连接。
 
   MathWorks 产品市场经理 John Zhao 说:“特别是 FPGA 目前已逐渐成为最流行的图像处理和计算机视觉系统平台。全新 Vision HDL Toolbox 的推出正是为了帮助开发人员进行更快的系统原型设计和实现,同时还可以缩短设计周期并提高效率,因为该工具箱能够及早发现设计工作流程中的设计错误,并将编写 HDL 代码所需的时间缩到最短。”
 
Vision HDL Toolbox 主要特性
 
    图像处理、视频和计算机视觉算法使用一种像素流处理体系结构,包括图像增强、过滤、形态和统计 

    帧-像素和像素-帧转换与 MATLAB 和 Simulink 中基于帧的处理功能相集成
 
    视频同步信号可用于处理非理想的时序和分辨率偏差
 
    可配置的帧率和帧尺寸,包括用于高清 (1080p) 视频的 60FPS
 
    支持 HDL 代码生成和实时验证
 

关键字:FPGA  ASIC  MathWorks  像素流

编辑:刘东丽 引用地址:http://www.eeworld.com.cn/FPGA/2015/0507/article_3564.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
ASIC
MathWorks
像素流

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved