Altera FPGA实现的加速功能具有优异的每瓦性能

2015-03-02 17:29:52来源: EEWORLD
    据报道,使用具有硬核浮点DSP模块的Altera高端FPGA,性能和功效得到了大幅度提高

    Altera公司(NASDAQ: ALTR)今天宣布,微软(NASDAQ: MSFT)采用Altera Arria® 10 FPGA (现场可编程门阵列)实现基于CNN (卷积神经网络)算法的数据中心加速功能,其每瓦性能非常优异。这些算法通常用于图像分类、图像识别,以及自然语言处理等。

    微软研究人员在云技术上不断取得进展,采用Arria 10开发套件和Arria 10 FPGA工程样片,展示了每瓦40 GFLOPS的性能——数据中心业界最好的性能水平。而且,与GPGPU相比,在CNN平台上,这一FPGA的性能功耗比是CNN的3倍。之所以能够达到这一性能水平,是由于采用了开放软件开发语言OpenCL,以及VHDL对Arria 10 FPGA及其IEEE754硬核浮点DSP (数字信号处理)模块进行编程。

    微软研究院客户和云应用总监Doug Burger评论说:“我们看到,采用了Arria 10工程样片后,CNN性能和功效大幅度提升,硅片中DSP模块的高精度硬核浮点功能是我们取得令人注目的研究成果的主要原因。”在微软的一篇博客文章中,http://bit.ly/1MMMzvG,Burger介绍了数据中心在基础设施上遇到的难题,以及微软是怎样通过采用可编程FPGA替代传统CPU来解决这些难题的。

    Altera计算和存储业务部总监Michael Strickland说:“FPGA在神经算法上有体系结构方面的优势,能够非常高效的进行卷积和汇集,其灵活的数据通路支持大量的OpenCL内核直接互相传送数据,而不需要使用外部存储器。Arria 10在体系结构上还有更多的优势,乘法和加法都支持硬核浮点——这种硬核浮点功能在逻辑数量和时钟速度上要优于传统的FPGA产品。”

    Altera曾宣布微软使用其Stratix V FPGA在创新的Catapult电路板上加速进行搜索,这类电路板于去年年底部署在第一个必应数据中心的服务器中。

相关评论

    具有硬核浮点DSP功能的Altera 20 nm FPGA展示了业界最好的性能和功效水平

    很多公司使用具有内置硬核浮点DSP功能的Altera Arria® 10 FPGA产品获得了令人瞩目的每瓦性能。Altera与客户和合作伙伴在解决方案上密切协作,实现高性能计算(HPC)、数据中心加速,以及金融系统。

微软——Doug Burger,客户和云应用总监

    微软研究院客户和云应用总监Doug Burger评论说:“我们看到,采用了Arria 10工程样片后,CNN性能和功效大幅度提升,硅片中DSP模块的高精度硬核浮点功能是我们取得令人注目的研究成果的主要原因。”微软的一篇博客文章,http://bit.ly/1MMMzvG

Bittware——Jeff Milrod,总裁兼CEO,Bittware

    Bittware总裁兼CEO Jeff Milrod评论说:“Altera的Arria 10真正的改变了游戏规则。利用这些器件中的自然浮点引擎,系统设计人员能够非常方便、高效的使用FPGA中大量的浮点资源。传统的信号处理应用现在可以直接连接Arria 10模拟信号,以浮点方式处理它们。对于HPC和加速应用,再也不需要将FPGA算法导出至定点,也不用对浮点进行低效的定点仿真来实现。Arria 10自然的浮点功能性能高达40 GFLOPS/W,而且Fmax更高,只使用了三分之一的逻辑资源。与以前任何其他的解决方案相比,它使用方便,功耗低,速度快,占用的资源更少。”

Gidel——Reuven Weintraub,创始人兼CTO,Gidel

    Gidel创始人兼CTO Reuven Weintraub评论说:“我们对于Altera Arria 10前所未有的单位功耗触发性能非常感兴趣。长期以来,FPGA在比特、字节和整数处理方面的单位功耗性能非常优秀。Altera Arria 10强大的单位功耗浮点性能为Gidel产品开辟了新天地,非常适合很多HPC和DSP应用。”

Nallatech——Allan Cantle,总裁,创始人,Nallatech

    Nallatech总裁、创始人Allan Cantle评论说:“Nallatech移植了我们客户的产品代码,这需要使用Altera OpenCL编译器的浮点数学功能。把这些功能在具有专用浮点DSP的新Arria 10 FPGA中实现,我们减少了对逻辑资源的占用,而且提高了时钟频率,进一步提高了每瓦性能指标,使得Nallatech新的基于Arria 10的加速器在更多的应用领域中脱颖而出。”

ReFLEX CES——Yann Casteignau,首席工程师,ReFLEX CES

    ReFLEX CES首席工程师Yann Casteignau评论说:“ReFLEX CES最近发布了基于Altera Arria10 FPGA的FPGA电路板,这主要受益于这一第10代FPGA系列中新的浮点DSP模块。我们的目标是帮助客户大幅度提高GFLOPS/W比(预期有三倍),同时,减少实现复数浮点计算所需要的逻辑资源,为客户实现自己的设计留有更大的空间。我们很多客户在高性能计算中都使用了ReFLEX CES电路板,功耗是他们面临的主要难题。采用Arria10 FPGA,不但降低了功耗,而且计算性能更好。对于ReFLEX CES电路板,Arria10新的硬核DSP浮点运算是决定性的优势,提高了性能,减少了所使用的逻辑资源,优化了GFLOPS/W比。”

关键字:Altera

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2015/0302/article_3555.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Altera

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved