抢攻资料中心 赛灵思发布OpenCL开发工具

2014-11-25 08:44:24来源: 新电子

    赛灵思(Xilinx)推出首款支援OpenCL的开发工具。现场可编程闸阵列(FPGA)厂商正积极推出可支援OpenCL设计工具的新一代解决方案,期能协助FPGA深入到主流异质架构运算领域,并加速软体定义资料中心软硬体运算架构的整合;而继Altera推出相关解决方案之后,赛灵思亦于近日针对OpenCL、C、C++发布SDAccel开发环境,可为资料中心提供高达二十五倍的功耗效能比。

    赛灵思亚太区销售及市场副总裁杨飞表示,SDAccel开发环境可加速FPGA于资料中心的开发流程,并为伺服器提供高达二十五倍的功耗效能比。

    赛灵思亚太区销售及市场副总裁杨飞表示,资料中心业者目前面临的困境为,在扩充伺服器运算硬体时,需要的是容易编程、低功耗、高传输量且低延迟率的硬体;不过,目前主流的中央处理器(CPU)及绘图处理器(GPU)方案,其功耗几乎都超过100瓦(W),加上低传输量和高延迟率等缺点,容易造成伺服器数量激增。因此,业界近来正兴起以功耗低于25瓦且易于编程、高传输量的FPGA做为伺服器扩充性解决方案的风潮。

    根据2013年HotCloud大会报告指出,FPGA可做为资料中心的大型平行运算加速器。相较于CPU及GPU,FPGA功耗效能比可提升二十到二十五倍,延迟率也比CPU加快五十到七十五倍。

    杨飞进一步指出,虽然FPGA拥有上述优点,不过要使其广为业界所用,增加普及率,仍有障碍须要克服;其中一个即是要打造FPGA硬体专用的软体开发流程,以为软体工作流程提供单一、方便使用的工具;而赛灵思不仅专注于完整的软硬体解决方案,更致力于为工程师打造类似CPU与GPU的开发环境,让工程师可基于常见的PC开发平台,更轻易上手FPGA的软硬体工具。

    因应上述目标,赛灵思近日推出软体定义开发工具--SDAccel,并同时提供函式库和开发板。值得注意的是,SDAccel将支援软体工程师广为使用的OpenCL、C、C++程式码,让软体开发人员可采用全新或既有的OpenCL、C、C++程式码建立高效能加速器,并针对运算搜寻、图像识别、机器学习、转码、储存压缩和加密等各种资料中心应用的记忆体、资料流和回圈管线等进行最佳化。

    事实上,另一FPGA大厂--Altera,早已先于赛灵思推出支援OpenCL开发的设计工具。不过,杨飞强调,SDAccel的优势在于,其内建的编译器可提供媲美手动编译暂存器传输级(RTL)代码的水准;亦即,SDAccel具备类似高阶层合成(HLS)工具的功能,可加速OpenCL、C、C++程式码转译成RTL代码的过程。

关键字:赛灵思  OpenCL

编辑:刘燚 引用地址:http://www.eeworld.com.cn/FPGA/2014/1125/article_3531.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
赛灵思
OpenCL

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved