FPGA:纵向创新与横向整合引领变革

2014-01-27 11:23:13来源: 中国电子报

    FPGA在先进工艺路上的狂飚猛进带来了如影随形的挑战:一方面,进入20nm和14nm阶段后,不光是FPGA复杂度提升,对其外围的电源管理等芯片也提出了“与时俱进”的要求。另一方面,随着SoC FPGA和3D IC技术的发展,FPGA不断在加速取代ASSP和ASIC,但这还需要更多的突破,其中最大的障碍就是互联问题,需在纵向架构上“守正出奇”。此外,随着FPGA系统复杂度的提升,竞争已不仅仅是产品性能的较量,还在于如何帮助客户简化设计、加快上市等,这就要求在整合度和设计工具上突破。应对这些挑战最近FPGA两大巨头均采取了“殊途同归”的路数。

跨界收购提速横向整合

    FPGA已成为复杂的数字处理器,为其提供电流非常具有挑战性,并且未来14nm的FPGA对电源精度的要求更高。

    继宣布收购Enpirion半年后,Altera于近日推出二者联姻的首款产品,推出了结合CycloneV SoC FPGA和Enpirion PowerSoC电源产品的参考设计。Altera电源业务部市场总监Mark Davidson表示,FPGA已成为复杂的数字处理器,其中还包含高性能的模拟器件,为其提供电流非常具有挑战性。未来14nm的FPGA对电源精度的要求更高,如果电压范围超过了规范的要求,或有可能使FPGA失效,甚至烧坏。而且从事FPGA开发的工程师一般都比较擅长数字电路方面的设计开发,而对模拟电源方面的专业知识可能会稍显不足。为了帮助客户解决这些挑战和简化设计,Altera合Enpirion之力开发出使用方便、高效、全面的电源解决方案。

    据了解,由于Enpirion的PowerSoC DC-DC电源转换器整合了控制器、高频功率场效电晶体以及数个电感器,不仅可满足FPGA电源动态表现需求,还在系统方面具有很多优势,如引脚布局减小50%,功耗降低35%,由于控制环带来的优异的瞬变性能,FPGA去耦合体电容的使用减少了50%;具有低噪声和低纹波的优势,可以高效地为收发器和PLL供电。另外它还在减少元器件数量的同时,提高了系统的可靠性,降低了生命周期成本。Mark Davidson表示,通过这一方案,客户的设计流程可从原来分列式的18步减少至6步,而有了PowerSoC的参考设计流程以后,甚至可以从6步减少到3步。

    “Cyclone V SoC FPGA具备Enpirion电源的套件已开始提供,其他V系列产品电源套件将会在2014年上半年提供。”Mark Davidson进一步提到,“28nmFPGA会利用原来的一些参考设计,但像20nm和14nmFPGA将采用全新的电源优化系统。”

     对于被收购后Enpirion未来产品是否仅支持Altera的FPGA产品这一问题,Mark Davidson明确表示,作为独立部门,加入Altera后Enpirion推出的电源产品仍将支持Altera以外的客户,而且其后续的产品开发也并不仅仅局限于支持FPGA产品。

纵向创新求同存异

    赛灵思此次推出的Virtex VU440 UltraScale器件将业界最大容量器件的容量翻番,达到440万个逻辑单元。

    而赛灵思走的是纵向创新的路子。继2013年7月宣布行业首款20nm器件投片的同时,也宣布20nm的All Programmable器件采用行业首个ASIC级架构UlstraScale,从而将应用拓展到上百亿美元的ASIC/ASSP和嵌入式市场领域。2013年11月其中一款器件首个发货,并同时拥有唯一SoC增强型设计套件Vivado和UltraFast设计方法的支持,提供了可媲美ASIC级的性能优势。

    此外,赛灵思还宣布了一项新纪录。Xilinx全球副总裁、亚太区执行总裁汤立人称,作为UltraScale产品系列之一,赛灵思此次推出的Virtex VU440 UltraScale器件将业界最大容量器件的容量翻番,达到440万个逻辑单元,让赛灵思在器件密度方面的优势从28nm的2倍提升到20nm的4倍,容量超过了所有其他任何可编程器件。

    汤立人表示,ASIC级UltraScale架构在布线、类似ASIC的时钟分布、增加CLB逻辑以及针对关键路径优化的重要模块级创新等方面具有明显的优势,不仅可以解决系统总吞吐量扩展和时延方面的局限性,而且还能直接突破高级节点上的头号系统性能瓶颈即互联问题。这些增强功能可以满足客户在海量数据流、I/O带宽以及实时数据包、DSP和图像处理等方面更高性能设计的要求。

    “赛灵思后续还将推出采用台积电16nm FinFET工艺技术的Virtex UltraScale器件,进一步提升系统集成度和系统级单位功耗性能,以满足高端FPGA需求。”汤立人指出的赛灵思未来规划可谓步步为“赢”。

    打造成功的UltraScale器件并不是“一个人在战斗”,赛灵思还定义了一套All Programmable设计方法—UlstraScale设计方法。该方法涵盖最佳实践以及一系列项目规划、开发板布局和器件规划的项目表,同时能应对设计创建、实现和配置调试等诸多挑战。“UlstraScale ASIC级的架构、Vivado设计工具、再加上UlstraFast设计方法三者的统一才实现了ASIC级的优势。”汤立人指出。

未来加速纵横融合

     FPGA大厂将借助横向整合和纵向创新之力,加快融合,形成功能性能更强大的产品。

    可以说FPGA“麻雀虽小,却五脏俱全”。随着产品自身升级与应用需求的双重驱动,FPGA未来仍将不断向以下几个方向发展:一是高密度、高速度、宽频带,二是低电压、低功耗,三是低成本、低价格,四是系统集成,五是动态可重构及单片集群。这些发展方向并不相互排斥,甚至可以并驾齐驱,FPGA大厂也将借助横向整合和纵向创新之力,加快融合上述发展方向的特点,形成功能性能更强大的产品。

    “在纵向创新方面还有很多创新机会,除了增加模数IC之外,其实还可以增加更多的功能。未来Altera甚至可能会利用Enpirion公司在电源方面的技术,将电源模块集成进FPGA内部,从而简化FPGA系统开发过程。”Mark Davidson表示,“另外,在纵向创新的同时也需要横向创新,因为现在电源设计变得越来越困难,在设计FPGA的时候要考虑到电源设计,或者在设计电源的时候也要考虑到FPGA的设计,Altera也将在纵向和横向方面不断加强创新。”

    而这些创新付诸实践还得仰仗“软件平台”的力量,因FPGA上市时间和成本很大程度上取决于开发人员如何运用工具解决新一代复杂性问题。从FPGA到All Programmalbe,从以前的单工艺节点发展到多种工艺共存,三大产品系列(FPGA、SoC、3D IC)共同发展,系统的复杂程度增加了几十倍,但是需要在同样的时间甚至更短的时间内完成开发的工作,软件开发平台越来越重要。赛灵思定义的一套All Programmable设计方法—UlstraScale设计方法算是应时之举,也因为赛灵思在软件工具平台上的努力,让基于FPGA产品的软硬件协同设计成为可能,激发FPGA潜力的无限释放。

关键字:FPGA  创新

编辑:刘燚 引用地址:http://www.eeworld.com.cn/FPGA/2014/0127/article_3419.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA
创新

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved