Xilinx与生态伙伴启动All Programmable抽象化计划

2013-09-11 13:44:39来源: EEWORLD

    2013年9月11日,中国北京讯 — All Programmable FPGA、SoC和3D IC的全球领先供应商赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布启动All Programmable抽象化计划,帮助硬件设计人员提高生产力并力助系统及软件开发人员直接利用All Programmable FPGA、SoC和3D IC。赛灵思及其生态系统联盟成员,包括MathWorks公司、美国国家仪器公司(NI)现在即可支持一个软件、模型、平台和基于IP设计环境的整合。上述这些环境不仅支持C、C++、SystemC等高级图形化和文本化编程语言,而且很快即将支持OpenCL™语言(Open Computing Language,开放计算语言 ),利用高级自动化技术可将这些语言转化为优化的实现方案。实践证明,上述这些软件及系统级抽象化补足了以硬件为中心的IP集成和C语言设计抽象化,与采用传统RTL流程相比可将复杂FPGA和SoC的开发速度提升高达15倍。

    赛灵思公司设计方法市场高级总监Tom Feist指出:“通过扩展设计人员能选择的抽象化数量和类型,我们不仅能提高现有硬件客户的生产力,更能帮助大量系统和软件工程师直接运用All Programmable FPGA、SoC和3D IC进行编程。”
     
     
    图片说明: 赛灵思及其生态系统联盟成员,包括MathWorks公司、美国国家仪器公司(NI)现在即可支持一个软件、模型、平台和基于IP设计环境的整合。上述这些环境不仅支持C、C++、SystemC等高级图形化和文本化编程语言,而且很快即将支持OpenCL™语言(Open Computing Language,开放计算语言 ),利用高级自动化技术可将这些语言转化为优化的实现方案。
     
    加速硬件设计
    为了在All Programmable器件中加速创建高度集成的复杂设计,赛灵思推出了Vivado® IP集成器(IPI)。Vivado IPI结合采用Vivado HLS (Vivado高层次综合技术),可加速客户IP核、赛灵思LogiCORE™和SmartCORE™ IP核、第三方IP核、赛灵思系统生成器(System Generator)生成的MathWorks Simulink® 设计,以及C/C++和System C综合的IP核的集成。

    Gainspeed公司软件与FPGA产品总监Ties Bos指出:“结合利用Vivado IPI和HLS为我们开发新一代有线基础设施产品发挥了重要作用。新一代有线基础设施产品能通过基于软件的全IP架构支持新业务的快速开发。上述抽象化的整合能帮助我们用C++语言开发算法并快速集成所得的IP,相对于采用RTL方法而言,开发成本可降低达15倍之多。”

    Vivado IPI采用ARM® AXI互联和IP封装的IP-XACT元数据等业界标准,能提供智能、结构组装正确并与赛灵思 All Programmable解决方案协同优化的设计方案。针对Zynq™-7000 All Programmable SoC设计,嵌入式设计团队现在能够更快速地识别、重用并集成软/硬件IP,满足双核ARM处理系统和高性能FPGA结构的要求。

    加速系统级设计
    系统工程师希望通过C/C++/SystemC、OpenCL、MathWorks MATLAB®与Simulink以及NI LabVIEW等抽象化来为软/硬件行为建模,满足今天更智能化系统的需求。赛灵思及其联盟计划成员生态系统帮助设计团队直接采取算法实现,而无需担心实现细节问题。

    MathWorks随R2013b版本发布了新的Zynq-7000 All Programmable SoC器件工作流程指南。根据本工作流程指南,软件开发人员和硬件设计工程师可在MATLAB和Simulink中创建算法并为其建模,将设计进行软/硬件分区,以及让模型自动针对赛灵思目标设计平台,实现模型的集成、调试和测试。这种新功能建立在MathWorks丰富的专用工具箱库和稳健可靠的嵌入式软硬件代码生成技术基础之上,能帮助用户验证和优化系统性能,让更广泛的开发人群充分利用业界首款All Programmable SoC的优势。

    嵌入式系统设计人员用LabVIEW和NI可重配置I/O(RIO)硬件来抽象出传统RTL设计的复杂性,避免花大量时间为部署目标去构建操作系统、驱动程序和中间件。美国国家仪器公司(NI)针对嵌入式设计创建了基于平台的方法。该方法提供有现成的可重配置硬件和直观易用的图形编程功能。只需单击,NI LabVIEW 2013开发环境就能编译、调试和部署专门为NI目标上的处理器或可编程逻辑编写的应用。这种开发环境目前可支持多款赛灵思All Programmable器件。NI的包含60多款可部署目标的平台选用了赛灵思All Programmable SoC和FPGA作为其RIO计算核心。

    赛灵思与一些早期客户协作,还在开发一种全新的系统级异构并行编程环境,该环境能够支持软件编程、系统验证、调试以及自动实现C/C++和OpenCL。这种基于Eclipse™的全新综合环境能够提供特定市场的库,从而大幅提高设计生产力。该最新流程旨在帮助系统架构师、软件应用开发人员以及要求并行架构的嵌入式设计人员提高系统性能,降低系统材料清单(BOM)成本和整体功耗,而且其简便易用性和开发时间与ASSP、DSPGPU旗鼓相当。
加速软件设计

    赛灵思All Programmable抽象化还可加速Zynq-7000 All Programmable SoC和MicroBlaze™处理器的软件开发。赛灵思开发了能仿真系统软硬件接口的Quick Emulator(QEMU)开源虚拟机。较早进行软件开发不仅可提高设计生产力,而且还能确保持续软硬件集成验证。

    此外,赛灵思还携手Cadence公司推出了专门针对赛灵思Zynq-7000 All Programmable SoC的虚拟系统平台,从而支持软/硬件同步开发,这样不仅大幅降低了开发成本,而且还显著缩短了产品上市时间。借助虚拟化环境和赛灵思软件开发工具套件(SDK),设计团队能将系统开发时间缩短数月。

关键字:Xilinx  All.Programmable

编辑:冯超 引用地址:http://www.eeworld.com.cn/FPGA/2013/0911/article_3386.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Xilinx
All.Programmable

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved