Altera率先在28-nm FPGA上测试复数高性能浮点数字信号处理设计

2012-10-30 15:10:15来源: EEWORLD 关键字:Altera  数字信号处理

    2012年10月30号,北京——Altera公司 (NASDAQ: ALTR)今天宣布,在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理(DSP)设计。独立技术分析公司Berkeley设计技术有限公司(BDTI)验证了能够在Altera Stratix® V和Arria® V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程,同时验证了要求较高的浮点DSP应用的性能。请访问www.altera.com.cn/floatingpoint,阅读BDTI完整的FPGA浮点DSP分析报告。


    Altera的浮点DSP设计流程经过规划,能够快速适应可参数赋值接口的设计更改,其工作环境包括来自MathWorks的MATLAB和Simulink,以及Altera的DSP Builder高级模块库,支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能DSP,这些应用包括,雷达、无线基站、工业自动化、仪表和医疗图像等。

 
    Altera产品市场总监Alex Grbic评论说:“Altera的浮点解决方案支持设计人员充分利用FPGA为DSP数据通路提供的强大的高性能浮点资源。通过BDTI对我们解决方案的测试,Altera打破了FPGA仅限于高性能定点处理这一传统。”


    对于这一研究,BDTI基准测试矩阵方程求解器采用了Cholesky和QR分解方法。矩阵求逆是雷达系统、多输入多输出(MIMO)无线系统以及医疗成像和很多其他DSP应用所使用的代表性处理功能。
    在对Altera浮点设计流程评估中,BDTI宣布:“在一个平台上采用统一的工具,Altera浮点设计流程简化了在FPGA中实现复数浮点DSP算法的过程。”报告进行了补充:“通过功能集成,在算法级和FPGA级实现了快速开发和设计空间管理,最终减少了在设计上的投入。” 

    供货信息
    现在可以下载Altera的DSP Builder。此外,也已经开始提供Altera的Stratix V版DSP开发套件以及Arria V FPGA开发套件。关于Altera DSP解决方案的详细信息,请访问www.altera.com.cn/dsp。

关键字:Altera  数字信号处理

编辑:huimin 引用地址:http://www.eeworld.com.cn/FPGA/2012/1030/article_3224.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于CPLD及DDS的正交信号源滤波器的设计
下一篇:快速实现基于FPGA的脉动FIR滤波器

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
Altera
数字信号处理

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved