Altera 20nm技术的五大挑战三大突破

2012-10-17 21:36:26来源: 中国电子报 关键字:Altera  20nm  五大挑战
   

近期,Altera发布其下一代20nm产品中规划的几项关键创新技术,延续在硅片融合上的承诺,Altera向客户提供终极系统集成平台,以结合FPGA的硬件可编程功能、数字信号处理器和微处理器的软件灵活性,以及面向应用的硬核知识产权(IP)的高效。在攻克20nm技术上,面临了哪些技术挑战,又实现了怎样的突破,FPGA今后的发展方向如何,就业界普遍关注的问题,记者采访了Altera公司首席技术官Misha Burich博士。

克服五大挑战

谈到技术挑战,Altera公司首席技术官Misha Burich博士说道:“从工艺技术来讲,每一个节点都会存在一些挑战。”20nm与28nm相比,他指出主要存在以下几个方面的挑战:

一是在早期电路模拟上。在设计初期,需要遵循一些设计规则,而且要非常了解晶体管的特性,根据不同电压和电流的特性,进行早期电路上的模拟。在20nm工艺节点上,需要更多的工艺步骤。

FPGA如今可集成非常多的功能,如I/O、收发器、DSP、存储器等,对整个系统的集成能力要求非常高,每一种线路的特性也都不一样,所以在早期需要大量的模型把线路模拟出来。

二是功耗方面的挑战。把诸多器件集成在一起,将功耗保持在低水平上是非常大的挑战。现在,20nm最大的芯片上有60亿个晶体管,28nm时只有40亿~50亿个晶体管。Altera的20nm技术在功耗管理方面实现了创新,包括自适应电压调整、可编程功耗技术以及工艺技术优化等,使得Altera器件功耗比前一代降低了60%。

三是架构设计上的挑战。对于创新功能,在整个架构设计中需要非常小心的处理。20nm里有一些新挑战,比如精度可调方面的DSP浮点运算器、收发器、3D技术等等。

四是来自可靠性方面的挑战。Altera服务的客户群是长期的,可能长达10年或20年。这样在产品的可靠性上就是一个比较大的挑战,需要详细调试在不同应用环境下的不同电压和不同温度。

五是项目管理上的挑战。团队规模的要求非常高,Altera在攻克20nm工艺上的团队有800多位工程师,他们来自不同的背景,有工艺技术方面的专家、IC设计工程师、架构工程师和EDA软件工程师等,将一个大的团队有效地无缝衔接,同时是在研发时间上也比较紧的情况下,这是非常大的挑战。

实现三大突破

在克服了五大挑战之后,Altera的20nm技术上还实现了三大突破,分别是:串行带宽提高了2倍以上,系统集成度提高了10倍,DSP性能提高了5倍。

Misha Burich博士指出,在提高串行带宽方面,Altera 20nm收发器将实现业界最大串行带宽,支持向100G背板和400G系统的发展。20nm器件包括驱动CEI-25G-LR和以太网4×25G背板的28Gbps收发器,面向芯片至芯片或者芯片至光模块连接而设计的40Gbps收发器。

在系统集成方面,Altera将引入创新的高速芯片至芯片接口,在一个3D封装中集成多个管芯。Misha Burich博士说道:“目前真正意义上是2.5D,3D是Altera一个长远的部署,我们将分而治之。”

借助FPGA、HardCopy ASIC或者第三方ASIC的集成,Altera能够提供10倍于任何28nm产品系统集成度的单器件解决方案。Altera的异质混合3D IC将采用TSMC的芯片-晶圆-基底(CoWoS)集成工艺进行制造。利用这些器件,开发人员可大幅度提高系统集成度和系统性能以突出产品优势,同时还可以降低系统功耗,减小电路板空间,并降低系统成本。

在DSP性能方面,刷新了业界的TFLOP/W基准。下一代精度可调DSP模块增强技术实现了5 TFLOP(每秒5万亿次浮点运算)的单精度IEEE 754标准浮点运算性能。在此性能水平上,Altera 20nm器件的每瓦TFLOP要比当前的高5倍。结合了最具效能的OpenCL C设计流程、ARM硬核处理器子系统以及最高的TFLOP/W的硅片效率,Altera的20nm器件提供了终极异质混合计算平台。

软硬兼顾实现硅片融合

“虽然FPGA演进不断加快,但当前,业界普遍面临的挑战是:系统性能不断提高,而功耗要保持原有水平或者比原来更低。同时又面临着两难的问题:灵活性和效率的问题。”Misha Burich博士进一步指出。

Altera下一代器件采用TSMC的20nm工艺技术和业界最高的系统集成度,并包括ARM处理器子系统。20nm片上系统(SoC)FPGA为客户提供了从28nm到20nm的软件移植途径,同时将处理器子系统的性能提高了50%。

“除了注重硬件的提升,我们也非常关注软件,在软件上也将实现融合。我们会不断投放资源开发软件开发环境。Altera目前的研究团队在关注基于C的设计工具(OpenCLTM)这样一个更高层次的语言,从而实现一些复杂的运算。”Misha Burich博士说道。

20nm系统的开发通过全功能高级设计环境得以实现,这一设计环境包括系统集成工具(Qsys)、基于C的设计工具(OpenCLTM)以及DSP开发软件(DSP Builder)。Altera将持续关注通过增强其开发工具以在20nm上进一步缩短编译时间,来提高设计人员的效能。

Misha Burich博士进一步指出:“这些都是内部开发的流程和关注点,更重要的是如何将这些技术转移到客户那里,使客户能够更有效地使用,这是一项非常重要的内容。在全球每一个重要的市场,我们都有一个非常大的团队进行这样的工作,从而给客户提供技术创新和应用。”

[1] [2]

关键字:Altera  20nm  五大挑战

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2012/1017/article_3196.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Altera 20nm FPGA:创新的3D集成、收发器与可变精度DSP
下一篇:美高森美SmartFusion2 SoC FPGA技术特点全解析

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
Altera
20nm
五大挑战

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved