Altera最先采用20nm技术

2012-09-17 09:48:15来源: 新电子

Altera公开其下一代20nm(nm)制程现场可编程闸阵列(FPGA)技术蓝图。继台积电表示2013年可望量产20nm产品后,Altera旋即对外发表其20nm系统单晶片(SoC)FPGA的产品,将透过三维(3D)封装技术进行开发,可较前一代产品降低60%功耗。 

Altera研发资深副总裁Bradley Howe表示

Altera研发资深副总裁Bradley Howe表示,采用20nm技术的次世代SoC FPGA将可较前一代28nm产品节省60%的功耗。

Altera研发资深副总裁Bradley Howe表示,由于下一代通讯、网路、广播和运算应用等产品设计人员在扩展频宽、提高性能以及降低功率消耗等方面,正面临极大的挑战,因此驱使半导体元件不断朝向先进制程迈进,以单位面积内产出更多电晶体的方式,满足终端设备使用者对设备功能与功耗日趋严苛的要求。 

Howe进一步指出,FPGA供应商为解决此一技术挑战,势必须开创高效率、高弹性的混合系统架构;而采用20nm最新制程技术,可让下一代FPGA元件能够以最低功率消耗实现高水准的IC整合度、性能和频宽。 

有鉴于此,Altera已计画新一代SoC FPGA将采用台积电20nm制程,并整合安谋国际(ARM)架构核心处理器,让处理器性能提高50%,功耗则比前一代产品降低60 %;此外,还将为客户提供从28nm到20nm的软体移植途径。 

另一方面,Altera也将在20nmFPGA产品中导入3D IC设计。Howe补充,异质结构3D IC可整合FPGA和客户订制的HardCopy ASIC;其中,包括记忆体、ASIC和光纤介面等各种技术。而Altera的3D IC亦将采用台积电的基底晶圆晶片(CoWoS)制程进行制造,开发人员透过此一新技术,可提高系统整合度和系统性能,进而突出产品优势,同时降低功率、减少电路板空间。 

事实上,若依照台积电先进制程量产计画蓝图推算,Altera此一新世代20nmSoC FPGA可望于明年底问世,但能否顺利量产的关键点除台积电20nm良率届时可提升为多少外,FPGA元件商与晶圆代工厂之间的产品技术合作进展亦相当关键。 

除Altera外,赛灵思也正加速朝向20nm市场发展。赛灵思资深副总裁汤立人表示,由于FPGA一向是半导体制程技术的先驱采用者,因此赛灵思也正与晶圆制造业者保持密切的合作,透过双方技术交流与支援,相信不久后20nm所带来的成本、效能等优势将可提升该公司FPGA市场竞争力。

关键字:20nm  Altera  SoC  FPGA  功耗降60%

编辑:马悦 引用地址:http://www.eeworld.com.cn/FPGA/2012/0917/article_3163.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
20nm
Altera
SoC
FPGA
功耗降60%

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved