FLIR加速热成像FPGA的开发

2012-09-07 11:53:35来源: EEWORLD

中国北京–– 2012 年 9 月 6 日 – MathWorks 于本日宣布,FLIR Systems 通过使用 MATLAB 和 HDL Coder,将热成像 FPGA 开发过程中从概念的形成到构建可在现场测试的原型的时间缩短了 60%。通过使用 MATLAB 来设计、仿真和评估算法,并使用 HDL Coder 在 FPGA 上快速实现最佳算法,FLIR 成功加快了开发进程,仅用数小时便强化原有功能并将代码重新用于原型设计和生产,而不必耗费数周的时间。

借助 MATLAB 和 HDL Coder,FLIR 的算法工程师可以自行生成 FPGA 原型,无需为可能并不完全了解相应算法的硬件工程师提供书面说明文档。这种新的热成像算法开发工作流程还可消除将算法手动转换成 HDL 的过程中容易出错的步骤,使开发人员有更多的时间来更多地尝试设计迭代。这样,FLIR 算法工程师就能够探索各种不同的设计方案,从而对最终原型充满信心,并将代码重新用于生产。

FLIR Systems 的图像处理技术经理 Nicholas Hogasten 表示:“借助 MATLAB 和 HDL Coder,我们能够更快地对市场需求做出响应。现在我们之所以能够坦然应对各种变局,原因在于我们可在数周内将新的创意引入具有实时性能的硬件原型上。工程设计过程有了更多乐趣,工作满意度和客户满意度也因此得到提升。”

MathWorks 的 HDL 技术市场经理 Sudhir Sharma 指出:“为了快速准确地开发 FPGA,算法工程师们需要一个有利的环境来促成从理念到实现的迭代设计过程。现在,借助 HDL Coder,算法工程师们只需遵循由按钮构成的工作流程,即可在 FPGA 上对其 MATLAB 和 Simulink 算法进行原型设计和验证。”

有关 FLIR Systems 采用 MATLAB 和 HDL Coder 的详情,请参看用户案例“FLIR 加快热成像 FPGA 的开发”。


 

 

图注: 原始图像(顶端)和应用滤波器(通过 HDL Coder 开发而得)后的图像(底端)

关键字:FLIR

编辑:eric 引用地址:http://www.eeworld.com.cn/FPGA/2012/0907/article_3146.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved