Altera开发最新IP内核芯片 降低FPGA设计复杂性

2012-08-18 23:37:50来源: 21ic
  

Altera公司的40-Gbps以太网(40GbE)和100-Gbps以太网(100GbE)知识产权(IP)内核芯片能够高效的构建需要大吞吐量标准以太网连接的系统,包括,芯片至光模块、芯片至芯片以及背板应用等。介质访问控制(MAC)和物理编码子层以及物理介质附加(PCS+PMA)子层IP内核符合IEEE802.3ba?-2010标准要求,降低用户在Altera 28-nm Stratix® V FPGA和40-nm Stratix IV FPGA中集成40GbE和100GbE连接的设计复杂度。

企业和产品市场副总裁Vince Hu评论说:“越来越多的系统设计使用高速以太网——不仅仅是局域网附加子层,而且还有系统内部互联,因此,包括40GbE/100Gb EMAC和PCS+PMA层在内的子系统IP成为系统设计团队工具包的关键组成。这些内核针对Altera开发套件和Altera Quartus® II软件12.0集成进行优化,适用于在Stratix IV和Stratix V FPGA中开发高性能、低成本子系统IP。”

通过这一开发,Altera支持40GbE/100GbE系统级吞吐量,提高FPGA设计人员的设计抽象级,同时提升设计团队的效能。40GbE以及100Gb EMAC和PHYIP内核提供的接口包括一个基于数据包的通道,与前一代以太网系统在逻辑上兼容。数据速率高达28.05Gbps和14.1Gbps,并且具有收发器的Altera Stratix VGT和GXFPGA,以及数据速率达到11.3Gbps的Stratix IV GTFPGA都支持这些内核。Stratix FPGA结合了高密度、高性能以及丰富的特性,支持用户集成更多的功能,提高系统带宽。

关键字:Altera  IP内核芯片

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2012/0818/article_3112.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Altera
IP内核芯片

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved