基于FPGA的数字稳定校正单元的实现

2012-08-13 00:15:32来源: 电子设计工程
   

相位不固定、存在幅度抖动和频率漂移,对接收回波无法做相参积累,所以采用磁控管发射机的雷达属于非相参雷达。而现代信号处理中相参积累可以获得更大的增益和更多的功能,例如成像或动目标检测都需要发射和接收信号具有相参性。因此对原有非相参雷达进行相参改进成为提高雷达性能的关键。
    非相参雷达相参化主要是在信号处理部分来实现,这样既可以节约成本又便于改造实现。而信号处理的核心就是数字稳定校正(DSU),DSU的主要作用就是消除发射信号的相位抖动,使接收信号具有相参性。
    在数字技术飞速发展的今天,信号处理的硬件实现主要有FPGA和DSP等来实现。大规模可编程逻辑器件FPGA在处理速度和集成度等方面发展很快,用户可自定义逻辑功能、可重复编程,同时FPGA还具有成本低、使用灵活方便等优点,在雷达信号处理硬件实现中得到广泛的应用。由于雷达信号处理数据量大、实时性强、动态范围大和数据精度高,结合片内存储能力本文选用ALTERA公司的StratixⅡ系列芯片。

1 数字稳定校正单元的工作原理
    数字稳定校正单元(DSU)的主要作用是实现接收信号的相参处理,DSU是利用发射信号对接收的回波信号进行匹配来获得相参性。DSU工作的原理框图如图1所示。


    式中:t为快时间表示,tn表示第n个发射或接收脉冲;A(tn)为第n个发射脉冲随机振幅;φ(tn)为第n个发射脉冲随机相位函数;σ为包含传播衰减和目标散射的系数;rect(t/Tp)为发射脉冲矩形包络函数;Tp为脉冲宽度;△ω为雷达发射机自频调系统静差;τ为接收目标回波的延时。
    将式(1)和(2)作相关处理后,可得:
    c.JPG
    可见DSU利用A/D对发射脉冲样本进行取样,然后用该取样值和回波信号进行相关或卷积来实现相位校正,达到消除随机初相的目的。经后续能量归一可以消除幅度不稳定造成的影响。所以经过DSU处理,可以消除或减小磁控管产生的发射脉冲幅相不稳定性。

2 基于FPGA的DSU实现
    由于本雷达信号处理数据量大、实时性强、动态范围大和数据精度高,结合片内乘法器和存储能力本文选一片ALTERA公司的StratixⅡ系列EP2S90 FPGA芯片。StratixⅡ系列的EP2S90器件具有152个接收机和156个发送机通道、支持1Gbps的高速差分I/O信号、具有LVDS、LVPECL和Hyper Transport标准接口、具有9Mbit的RAM存储器、允许设计者将外挂SRAM和DRAM大容量存储器件。
    整个处理流程如下:发射脉冲信号在进入信号处理模块后,首先进行A/D采样,对采样后的数据进行正交分解形成I、O两路信号,这里发射脉冲内采样为16个数据,发射脉冲数据在发射样本采样门的控制下分I、Q两路存储到发射脉冲存储区,作为DSU相关的权函数使用,记为fI和fQ;接收回波信号在A/D采样后,经过正交分解形成数据流rI和rQ,然后对接收数据进行相关操作,即回波数据以流水方式通过相关器与发射样本数据逐点进行乘加处理。
    本论文涉及的内容是从发射脉冲信号和接收数据正交变换后的处理过程,即实现接收数据和发射脉冲样本进行相关的操作。DSU处理的计算公式如下:
    d.JPG
    这里采取在FPGA内完成相关运算,而对幅度的归一化可采用浮点运算能力较强的DSP器件完成。因为在FPGA内实现除法运算一般采用查表法和,查表法缺点是需要预先存储所有可能值的倒数,然后根据计算出的能量查找相应倒数,取出表中存储的倒数值再做乘法最终实现除法功能。可见再FPGA中实现除法(尤其是系数不固定)比较复杂。而在DSP内部实现除法运算比在FPGA内部实现要更加简单,而且DSP运算基于浮点操作,精度更高。而DSP芯片内的除法可以由乘以相应的倒数得到。能量的倒数通过一次求均方根倒数和一次乘法实现,运算量很小。所以能量归一化运算本文选择在DSP内部完成,实现更简单、精度更高。

uartus II 7.2(32-Bit)环境下进行的,编程代码采用VHDL语言进行编写,硬件芯片平台选择ALTERA公司的Strat ixⅡ系列EP2S90 FPGA芯片。
    系统设计端口定义如下:
    ad_clk:数据AD采样时钟
    RST:系统复位信号
    ad_din[31..0]:数据输入端口,发射数据和接收数据复用
    acq_en1:对发射数据采集使能信号
    acq_en2:对接收数据采集使能信号
    fifo_wr_clk:DSU相参处理后输出数据时钟
    fifo_wr_en:DSU相参处理后输出数据使能
    fifo_data[31..0]:DSU相参处理后输出数据端口,高16位为I、低16位为Q

关键字:雷达  数字稳定校正单元  相参  FPGA

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2012/0813/article_3101.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
雷达
数字稳定校正单元
相参
FPGA

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved