基于FPGA的IRIG-B(DC)码解码

2012-07-06 23:40:47来源: 电子设计工程
   

摘要:在分析了IRIG-B(DC)码码型特点的基础上,提出了一种IRIG-B(DC)时间码解码的设计方法。该方法由少量外围电路与一片现场可编程门阵列(FPGA)芯片组成,来实现对IRG-B(DC)码的解码、1 PPS信号输出、实时时间显示以及串行异步通信。与传统的方法相比,该设计方案具有体积小、成本低、工作稳定等优点,完全能够替代传统的B码机箱的功能。
关键词:IRIG-B(DC);FPGA;硬件描述语言;串行通信

    随着电力自动化水平的提高,电力对时间的同步要求越来越迫切、时间同步的精度要求越来越高。采用GPS全球卫星定位系统的时间同步功能,是提高电力生产和管理自动化水平、确保运行质量的一条最佳途径。国家电力公司、各大电网和省电力公司,高度重视电力系统的时间同步系统的建设,明确要求电力的生产运行系统装置采用卫星时钟进行校时。由于目前GPS接收机采用IRIG-B(DC)时间码的格式输出标准时间信息,所以本文提出了一种基于FPGA来实现的IRIG-B(DC)时间码解码设计方案。

1 IRIG-B码简介
    IRIG-B(DC)时间码(简称B码)是由IRIG所属的TCG(Telecommunication Group)制订的一种串行时间码。B码是一种串行时间码,帧长为1 s,共包含100个码元。它采用脉宽调制方式编码,共有三种宽度的码元,分别表示“0”,“1”.“P”,其中“P”为标志位,如图1所示,码元的总宽度为10 ms,“0”的脉宽为2 ms;“1”的脉宽为5 ms;“P”的脉宽为8 ms。

e.JPG


    B码的1帧从连续两个“P”开始,其中第一个标志位为P0,第二个标志位为PR,PR的上升沿是1 s的准秒时刻,即当前帧表示的秒时刻的起点。如果规定PR所在位置为第0个码元,那么每帧分别有编号为0,1,2,…,99的码元。标志位P1,P2,P3,…,P0的位置分别在9,19,29,…,99。B码包含了当前时刻的秒,分,时,天信息和每天按秒计时的秒数(TIME OF DAY,TOD),如图2所示。

f.JPG

[1] [2] [3] [4]

关键字:IRIG-B  FPGA

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2012/0706/article_3045.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
IRIG-B
FPGA

小广播

独家专题更多

TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved