LatticeECP4高速配置SERDES

2012-07-02 13:14:22来源: 21ic 关键字:LatticeECP4  SERDES
   

LatticeECP4? FPGA系列结合了高性能FPGA结构、高性能I/O和多达16个通道的嵌入式SERDES,带有相关的物理编码子层(PCS)逻辑。每个PCS逻辑通道包含专用的发送和接收电路,用于高速、全双工的串行数据传输,传输速率高达6 Gbps。每个通道的PCS逻辑可以配置为支持一系列常用的数据协议,包括千兆以太网、XAUI、PCI Express PIPE、SRIO、CPRI、OBSAI、SD-SDI和HD-SDI。此外,基于协议的逻辑可以全部或部分绕过大量配置,使用户可以灵活地设计自己的高速数据接口。

每个SERDES通道在6 Gbps下的功耗低于175mW,以最低功耗实现了高速串行协议。内置的预加重和均衡电路确保了低BER和高质量的眼图,如下图所示。

12.jpg

LatticeECP4 SERDES特性和优点

多达16个通道的高速SERDES

每通道150 Mbps至6 Gbps数据速率

低功耗:每通道175mW@ 6 Gbps

内置预加重和均衡用于高级BER

清晰的SERDES眼图,低抖动

基于Quad的架构,可以在一个quad中混合匹配不同的协议

全功能嵌入式物理编码子层(PCS)逻辑支持业界标准协议

每个器件多达16个通道的全双工数据支持

一个芯片支持多种协议

支持常用的基于8b10b的数据包协议

SERDES Only模式允许直接8位或10位接口到FPGA逻辑

兼容CEI-6G

低成本封装中实现6G SERDES的业界先锋

[1] [2]

关键字:LatticeECP4  SERDES

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2012/0702/article_3012.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于FPGA的光纤通信系统的设计与实现
下一篇:使用CPLD实现QWERTY键盘

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
LatticeECP4
SERDES

小广播

独家专题更多

TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved