基于FPGA的ISA总线/MMи总线数据转换电路设计

2012-06-11 11:40:02来源: 现代电子技术 关键字:FPGA  ISA
   

摘要:某型导弹测试设备控制总线为通用的ISA总线,而通信接口总线为非标准的MMи总线。在此以FPGA为核心设计了一种ISA总线/MMи总线转换电路,该电路可以完成2种制式的数据和控制指令转换。给出了转换电路原理框图、FPGA配置电路和地址比较电路原理图。实验结果表明该电路具有转换数据准确,工作可靠等优点。实际应用表明,该电路完全能达到测试设备的要求。
关键词:FPGA;ISA总线;MMи总线;数据转换

    总线广泛应用于计算机、工业生产及各种测试设备。ISA总线为IBM公司推出的基于80286CPU的PC/AT微型计算机用扩展总线标准,MMи总线是俄罗斯国内自行设计的专用测试总线,主要用于程控单元模块与MMи总线之间数据及控制信息的交换。在某型导弹测试设备中,工控计算机采用了ISA总线,而俄制测试设备采用了MMи总线,2种总线数据模式和传输制式不同。本文以FPGA为核心,设计了ISA总线/MMи总线2种总线之间的数据和控制指令转换电路,实际应用证明了该电路的可靠性

1 ISA总线和MMи总线简介
1.1 ISA总线
    ISA(Industrial Standard Architecture)总线是IBM公司于1984年进一步扩充XT总线标准而形成的。ISA总线标准支持24位的地址线、16位的数据线;支持11级中断IRQ3~IRQ7,IRQ9~IRQ12,IRQ14~IRQ15;支持7个DMA传输通道DRQ0~DRQ3,DRQ5~DRQ7;支持主从控制、I/O等待和I/O校验等功能。为了与XT总线保持向下兼容,ISA总线在信号功能的定义和物理接口上均作了特殊的安排,即保持原有的XT总线不变,重新增加一个36线的连接插槽,分成C,D两面,扩充的功能设计在C,D两面的信号线上。其引脚定义如下:
    (1)数据总线SD0~SD7。SD0~SD7为8位双向三态数据总线,在芯片和主接口间传输命令、数据和状态。SD7为最高位。
    寄存器选择引脚为SA4~SA9,SW DIP-6(板基址011001)和a.jpg。这些引脚决定转换是否响应I/O周期,当a.jpg为逻辑低电平且SA4~SA9与6位拨动开关值完全匹配时,内部产生一个片选信号,使转换响应I/O周期。
    (2)地址信号SA0~SA3。I/O读写操作时作为转换电路上FPGA芯片内的寄存器选择信号。
    (3)读写信号b.jpgc.jpg。写操作中,转换在c.jpg上升沿锁存数据。读操作中,当b.jpg有效时,转换模块直接驱动8位数据线。
    (4)中断信号INTR。中断状态寄存器某使能中断为真时,INTR有效。对INTR的有效声明没有最小脉宽要求。
    (5)I/O通道准备好信号IO CHRDY。IOCHRDY变低,表明当前I/O周期需要被延长。写周期中,当数据从ISA总线上被锁存时IO CHRDY变高。读周期中,数据有效时IO CHRDY变高。进行寄存器读写时IO CHRDY被拉低。IO CHRDY引脚用集电极开路逻辑门驱动,因此此信号会由一个内部上拉电阻上拉至逻辑高电平。
    (6)复位信号RESET。RESET信号有效时,触发转换模块,使FPGA硬重肩。
1.2 MMи总线
    MMи总线是俄罗斯国内自行设计的专用测试总线,主要用于程控单元模块与MMи总线之间数字及控制信息的交换,其基本技术性能如下:
    (1)MMи总线采用异步、字节串行、位并行、双向信息传输方式。
    (2)MMи总线采用负逻辑,模块服务请求信号(зOм)和转换结束信号(KПp)除外。低电平电压为0~0.6 V,表示逻辑1(对于服务请求信号зOМ和转换结束信号KПp,逻辑1的电平为2.4~4.5 V);高电平电压为2.4~4.5 V,表示逻辑0(对于服务请求信号зOМ和转换结束信号KПp,逻辑0的电平为0~0.6 V)。
    (3)总线上挂接的程控单元模块最多为16个(包括控制器)。
    (4)MMи总线中最多包含92根信号线路。一个程控单元模块内所使用的线路最多不超过50根,最少不少于15根。每一个具体的程控单元模块所用的线路数量,可根据此模块的具体技术要求确定。
    (5)程控单元模块与MMи控制器间总线电缆的最大长度不应超过1 m。
    (6)总线内的信息传输最大速度由程控单元模块与MMи总线的信息处理能力决定,最大不超过100 Kb/s。
    (7)总线控制器与程控单元模块间的连接方式有2种:链型连接及星型连接。链型连接总线上的所有装置,包括控制器,都是并行连接的;其中的信号可以单向或双向传输;星型连接总线将MMи控制器与单个程控单元模块一对一地连接到一起,其中的信号单向传输。
    (8)MMи总线线路可分以下6类:
    数据线:“1 pиM,….8 pиM”线路(数据总线);第1电平地址线——“Aдp.эм”线路(程控模块单元地址);第2电平地址线——“A0…A15”线路(信息寄存器地址);同步线——“ΓT”(准备好),“Пpиeм”(接收),“Bыд”(发送),“Kнп”(传输结束)线路;控制线——“иAэм”(初始化),“эaпycK эм”(触发),“ПOзм”(串行询问),“KOм.1……KOм.16”(控制指令)线路;中断线——“зOм”(请求服务),“Kпp”(转换结束)线路。
    程控单元模块从MMи控制器接收的所有指令都是寻址指令。在中断线内,模块服务请求信号“зOм”具有高优先级,转换结束信号“Kпp”具有低优先级。

[1] [2] [3] [4]

关键字:FPGA  ISA

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2012/0611/article_2972.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:出租车计价器VHDL程序
下一篇:集成UART核心的FPGA异步串行实现

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
FPGA
ISA

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved