Qsys简化FPGA设计流程

2012-04-06 09:55:20来源: EEWORLD

日前,Altera在亚太区正在举办“ Altera亚太区采用Qsys实现系统集成研讨会”,重点介绍Altera新的系统集成工具Qsys。

Altera亚太区产品市场经理谢晓东为与会者详细讲解了Qsys是如何帮助FPGA解决现阶段设计难题的。

谢晓东指出,随着FPGA容量的增长,器件规模越来越大,设计难度越来越高,但对于产品研发团队来讲,又不可能无限制的扩大,人员缺口使FPGA厂商不得不考虑用机器来替代工程师的一些工作。

第二,则是产品的开发基本都是需要团队合作,同时团队也存在人员流失等问题,这时就需要工程师在成熟产品的基础上修改,使用别人的IP,这种设计复用模式是常见的,但是在文档交接,设计思路等方面会经常出现断层,导致大量研发时间的浪费。

第三,FPGA规模在增加但产品开发周期不变,程序验证及调试时间相应变长,Debug可能会耗费大量无用功。

谢晓东表示,这三个问题是FPGA设计中遇到的最尖锐的三个问题,Altera也是征集了大量工程师的反馈意见之后做出的修改。另外,实话实说,现在任何开发工具都必须本着简单化,傻瓜化的原则,因为现在的工程师越来越“懒”,时间也非常宝贵。几乎所有的开发软件都转成了GUI模式,并且支持拖拽等交互,纯粹的代码模式不会对你的工作有任何益处。

Qsys的设计理念是本着提高设计抽象级,从而使机器自动生成底层代码。从最开始的门级电路,到寄存器传输级(RTL),SOPC Builder所提出的IP级到现在Qsys提出的系统级模式。“如果以盖房子来举例,过去FPGA厂商只能提供沙石,到后来提供构件,而现在塔吊,货车等都给你准备好,你盖得房子就可以越来越高了。”谢晓东说。

   

    随着容量的增加,FPGA设计越来越朝向系统级发展

针对设计级别的提高,Qsys采用了片上网络架构,在这个架构上IP可以直接互联,这样标准化之后,软件便可以自动为标准内核及交合逻辑提供标准化互联,而用户所作的只是修改自己的定制逻辑即可。

现在,经过Qsys认证的IP核有100多个,每个认证后的IP都带有兼容标识,产品组合包括接口协议、存储器、视频和图像处理、嵌入式总线以及处理器等。

正是由于采用了标准化IP接口,对于设计复用来讲,接口不必要重新设计,此外通过标准接口,Altera的Avalon总线的IP可以与ARM AMBA总线通过Qsys混合。

   

    Qsys互联,使AXI和Avalon总线互联

Qsys的设计重用流程具体为:导入RTL设计,Qsys进行自动封装及改进IP库,之后就可以成为独立IP来复用了。

   

    Qsys的几大优势

对于验证调试来说,Qsys的系统控制器可以对位地址进行读写操作而不是对每个寄存器进行读写,通过更细致的验证手段,可减少验证流程,缩短产品调试时间。此外,Qsys提供了完整的系统控制台GUI,包括收发器工具包、外部存储器接口工具包以及电路板测试系统等。

关键字:Qsys  FPGA

编辑:冀凯 引用地址:http://www.eeworld.com.cn/FPGA/2012/0406/article_2905.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Qsys
FPGA

小广播

独家专题更多

TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved