基于MAXII570的高精度同步时钟信号在分布式录波器中的实现

2011-11-26 13:48:07来源: 微型机与应用
   

摘  要: 同步时钟信号是分布式录波器系统任务顺利完成的关键。介绍一种利用可编程CPLD器件实现性能优良的分布式同步信号源。通过高度集成,将IRIG-B(DC)解码器以及系统的各种同步逻辑电路集成在一个MAXII570芯片中,构成一个高精度同步系统,从而达到最佳同步效果。
关键词: 同步;IRIG-B;秒脉冲;分布式;录波器

 随着智能电网技术大踏步地向前发展,电力部门对故障录波装置的分布式应用要求越来越高,对在分布式系统中的录波同步的要求也越来越严格,仅采用单一的GPS对时系统已不能完全满足电网运行的要求。因此,需要引入更多的启动逻辑作为系统同步录波的判据。
 目前智能变电站的时间同步系统的主时钟多采用GPS和北斗的双系统对时,对于作为从时钟的二次装置(如保护、测控、故障录波、合并单元等)一般采用IRIG-B码对时方式。长期以来,IRIG-B码对时也一直是电力部门较为青睐的一种时钟源,而且大多二次设备多采用CPU的方式进行编解码。但由于CPU在受到干扰的情况下容易出现死机、崩溃、复位等现象,尽管时间短暂,在故障录波的情况下是绝对不允许的。针对以上情况,本文提出了一种基于Altera公司的MAXII570来实现IRIG-B解码器的设计思想,利用CPLD基于硬件逻辑、对环境的抗干扰性能强等优势来避免产生类似的情况,以提高设备运行的可靠性与安全性。
 故障录波器是电力系统发生故障及振荡时能自动记录故障前、后过程的各种电气量变化的一种装置。它可以记录因短路故障、系统振荡、频率崩溃、电压崩溃等大扰动引起的系统电流、电压及其导出量(如有功、无功以及系统频率)的全过程变化。主要用于检测继电保护与安全自动装置的动作行为,了解系统暂态过程中系统中各电参量的变化规律,以及校核电力系统计算程序及模型参数的正确性等。目前,故障录波装置的录波结果是分析电力系统故障的重要依据。
在分布式的录波系统中,各子单元之间需要在同一节拍下完成模数转换工作,以达到同步采样的功能。因此需要一个“同步节拍器”来完成各子单元之间的信号同步,当出现故障的时候,由监测到故障的单元向本同步器发出录波启动信号,由本同步器向其他子单元发出同步录波的命令,从而达到同步录波的功能。
本文介绍的一种采用MAXII570实现分布式录波系统同步的设计思想,为充分利用MAXII570芯片资源,将上述所有同步启动信号的启动逻辑均集成在芯片中。
1 系统结构
 采用MAXII570实现分布式录波系统的IRIG-B(DC)解码器的框图如图1所示。在变电站中由主时钟或扩展钟送出的IRIG-B码到达故障录波装置后,经过MAXII570解码后产生秒脉冲、串行时标等TTL信号。由于TTL传输距离比较短,很容易受到干扰,所以将其转换为RS485电平后发送给各子单元。这样不仅可以做到长距离传输,而且可以大大提高抗干扰性能。在实际的应用环境中,若主时钟系统送过来的IRIG-B码源为本身就为RS485信号,则在该系统中同样可以工作,只需调整光耦前端的限流电阻大小即可实现解码。

 为提高系统同步时钟的精度和稳定性,设计时采用一片12.8 MHz的温度补偿晶振的输出作为主振频率。温度补偿晶振的精度为0.5 ppm,经过分频后可以产生稳定可靠的12.8 kHz作为模数转换的工作频率。
故障信号为各子单元发送过来的信号,作为系统的同步判据。当系统收到故障信号后,发出录波启动信号,通知各子单元启动录波,经过一段时间后(该时间可以由整定值设定),发出录波结束信号,完成本次录波工作。当出现连续故障时,只要对应的子单元发出故障信号即可,其余的同步工作由本系统完成。
2 IRIG-B解码器的实现
 图2为IRIG-B(DC)码的示意图[1]。它是每秒一帧的时间串码,每个码元宽度为10 ms,一个时帧周期包括100个码元,为脉宽编码。码元的“准时”参考点是其脉冲前沿,时帧的参考标志由一个位置识别标志和相邻的参考码元组成,其宽度为8 ms。每10个码元有一个位置识别标志:P1、P2、P3,…,P9、P0,均为8 ms宽度;PR为帧参考点,二进制“1”和“0”的脉宽分别为5 ms和2 ms。

 

 

 一个时间格式帧从帧参考标志开始。因此连续两个8 ms宽脉冲表明秒的开始,如果从第二个8 ms开始对码元进行编码,则分别为第0,1,2,…,99个码元。在B码时间格式中含有天、时、分、秒,顺序为秒-分-时-天,所占信息位为秒7位、分7位、时6位、天10位,其位置在P0~P5之间。P6~P0包含其他控制信息。其中“秒”信息为第1~8个码元;“分”信息为第10~17个码元;“时”信息为第20~27个码元;第5、14、24码元为索引标志,宽度为2 ms。时、分、秒均用BCD码表示,低位在前,高位在后;个位在前,十位在后。
 IRIG-B的解码过程采用最简单的脉宽测量方法实现,经过编译比较,该方法所耗用的CPLD资源最少。IRIG-B码元信号的高低电平均为1 ms的整数倍,所以测量该信号的基本时钟采用1 kHz的时钟信号作为解码时钟。该时钟由系统输入的12.8 MHz时钟经过12 800次分频后产生。脉宽测量部分VHDL源代码描述如下:
measureBwide:process(inputHClk)
begin
 if rising_edge(inputHClk) then
    if pwmMeasureEnable=′1′ then    
--上升沿开始计数
    regCountH<=regCountH+1;
--计数器++
regOutputReadEnable<=′0′;    
--此时数据不可读
    else null;
    end if;
    if (regBLast=′1′)and( regBCurrent=′0′) then
--降沿判断脉宽
    case (regCountH) is
    when 5000 to 14000    =>
      regOutputData<="0010";
    -   regOutputPwm0Or1<=′0′;
when 20000 to 30000=>
        regOutputData<="0101";
        regOutputPwm0Or1<=′1′;
when  35000 to 48000=>
        regOutputData<="1000";    
        regOutputPwm0Or1<=′0′;    
when others=>NULL;
        regOutputPwm0Or1<=′0′;
    end case;
    regCountH<=0;
    regOutputReadEnable<=′1′;    
--此时数据可读
    else null;
    end if;
 else NULL;
 end if;
end process measureBwide;
 IRIG-B解码的主要任务是找到码元起始报头,也就是2个连续的占空比为8 ms:2 ms的脉冲。找到报头后,根据码元的分布情况逐一解出相应的数据即可。找到起始报头后,输出秒脉冲,同时根据解码数据输出串行数据。本文利用12.8 MHz进行1 333次分频产生9 600 b/s的串行数据波特率,虽然不是整数,但是可满足串行数据的误码率要求。
 分脉冲由秒脉冲计数器产生,即计数器计满1 min时,输出一个脉冲。
3 同步逻辑信号的实现
 分布式同步逻辑的实现为本系统的重要部分,也是分布式录波系统同步录波的关键。系统中有一个专门用于接收各子单元故障的信号,作为系统录波的专用引脚,该信号为RS485驱动,因此抗干扰能力比较强。实际应用中,不论哪一个子单元判断出故障信号,均向本系统发出一个触发电平,当本系统收到该电平后立即发出启动信号,启动录波后一段时间再发出录波结束电平,结束本次录波工作。
由于CPLD的并行处理功能强大与反应速度快的特点,所以子单元发出故障信号的延时可以忽略不计(小于10 ns)。由于不同的用户需要的录波文件大小不一致,所以将录波结束的控制参数交由用户在线设置。由故障、录波启动、录波结束三组信号再配合IRIG-B时钟信号即可实现系统的同步录波功能(此处的源代码不再赘述)。
4 实验结果
 本系统的设计方案在Altera公司的MAXII570[2]上实现,编译环境为QuartusII 8.0,编程语言为VHDL[3]。
本系统在理论上最多能够连接32个子单元(RS485驱动能力的限制),实际应用中,由于受到产品外形结构的限制,最大连接了8个子单元,任意一个子单元发出故障信号时,均能通过本系统产生录波的同步信号,各项指标均满足录波器的相关指标要求。即使多个子单元发出故障信号,本系统亦能准确判断出故障信号,从而输出同步信号。
 通过实际测试,本文设计方案只占用了63%的系统资源,留有相当大的剩余资源,非常方便实现后期的功能升级,而不用更换硬件。
本设计的难点在于如何正确地安排好芯片内部各个模块之间的时序,特别是当多个单元发出故障信号的情况下,如何能够准确地发出录波启动和录波结束信号,而不丢失录波文件。本系统可以用于暂态录波器,也可以用于稳态录波器。此外,经过调整相应的参数后,也可以用于其他的分布式实时系统。

关键字:秒脉冲  分布式  录波器

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/1126/article_2724.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
秒脉冲
分布式
录波器

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved