基于Max+ PlusⅡ 的PCM30 /32路系统仿真

2011-09-22 16:57:19来源: 互联网
     摘  要:PCM 是将模拟信号变换成数字信号的常用方法。为了研究PCM30/ 32 路系统的发端时序与帧结构,采用Max++ Plus Ⅱ设计出了该系统的电路图,并在Max+ Plus Ⅱ中对该电路进行了仿真。仿真结果表明,PCM 30/ 32 路系统共包含32 路信息,其中包含30 路话音信号和两路同步信息,每一路信息可以由D1~ D8 八位PCM 编码表示。该软件使用简单,操作灵活,支持的器件多,设计输入方法灵活。

  在通信技术中为了获取最大的经济效益,就必须充分利用信道的传输能力,扩大通信容量。因此,采取多路化制式是极为重要的通信手段。最常用的多路复用体制是频分多路复用( FDM) 通信系统和时分多路复用( TDM) 通信系统。频分多路技术是利用不同频率的正弦载波对基带信号进行调制,把各路基带信号频谱搬移到不同的频段上,在同一信道上传输。而时分多路系统中则是利用不同时序的脉冲对基带信号进行抽样,把抽样后的脉冲信号按时序排列起来,在同一信道中传输。频分多路复用主要用于模拟通信系统,时分多路复用常用于数字通信。码分复用( CDMA) 用于移动通信。

  1   EDA 技术

  EDA( 电子线路设计自动化) 是以计算机为工作平台、以硬件描述语言( VHDL) 为设计语言、以可编程器件( CPLD/ FPGA ) 为实验载体、以ASIC/ SOC 芯片为目标器件,进行必要的元件建模和系统仿真的电子产品自动化设计过程。EDA 是电子设计领域的一场*,它源于计算机辅助设计,计算机辅助制造、计算机辅助测试和计算机辅助工程 。利用EDA 工具,电子设计师从概念,算法、协议开始设计电子系统,从电路设计,性能分析直到IC 版图或PCB 版图生成的全过程均可在计算机上自动完成。EDA 代表了当今电子设计技术的最新发展方向,其基本特征是设计人员以计算机为工具,按照自顶向下的设计方法,对整个系统进行方案设计和功能划分,由硬件描述语言完成系统行为级设计,利用先进的开发工具自动完成逻辑编译、化简、分割、综合、优化、布局布线、仿真及特定目标芯片的适配编译和编程下载,这被称为数字逻辑电路的高层次设计方法。

  EDA 技术的主要特征作为现代电子系统设计的主导技术,EDA 具有以下几个明显特征:

  ( 1) 用软件设计的方法来设计硬件;( 2) 基于芯片的设计方法;( 3) 自动化程度高;( 4) 自动进行产品直面设计。

  2   PCM发端时序与帧结构

  对于语音信号,CCIT T 规定,PCM 的抽样率为8 kHz,即在1 s 内信息可分成8K 个帧。每帧的周期为125  s,在每个帧周期内,安插有32 路时隙,分别用TS0~ TS31 表示,其中TS0 作为帧同步时隙,用来传送帧同步码组和帧失步对告码,T S16 用来传送复帧同步信号,复帧失步对告及各路信道信号,另外30 路时隙用来传送30 路话音信号,每个时隙可以插入8 位二进制信息码( 即每时隙含8 b 信息码,由PCM 编码器完成) 。另外,每16 帧构成1 个复帧,即1 个复帧中有16 个子帧( 编号为F0,F1,… ,F15) ,其中F0,F2,,F14 为偶帧,F1,F3,… ,F15 为奇帧,以上的帧构成PCM30/ 32 路基群系统。PCM 的帧结构如图1所示。


图1  PCM30/ 32 路基群系统的帧结构

  根据以上帧结构PCM30/ 32 系统的码速率为:

  Fs= 8K×32 × 8= 2. 048 Mb/ s以上帧结构的同步码及信令比特如下:

  ( 1) 偶帧( F0,F2,… ,F14) 的T S0 用于传送帧同步码,码型为0011011。

  ( 2) 奇帧( F1,F3,…,F15) 的T S0 中的1 b 用于传送帧失步码。当帧同步时,A1= 1,失步时A1= 0,其他比特为国内通信用。

  ( 3) 每一子帧TS0 的第一比特用于CRC 校验,不用时固定发“ 1”。

  ( 4) TS1~ TS15 及TS17~ T S31 共30 个时隙用于传送第1 路至第30 路信息信号。

  ( 5) T S16 用于传送复帧同步信号、复帧失步信号及各路信道( 挂机、占线等) 信号。

  由PCM 的帧结构可知,PCM 基群的时序是时钟及帧时序发生器控制的,其原理框图如图2 所示。图中的PCM 编码由单片PCM 编码器完成,码型变换器即NRZ 码 HDB3 码变换器。将变换后的双极性信码送到数字调制器或多路基群复接器,复接成高次群后送到数字调制设备或光通信设备。


图2  PCM30/ 32 基群系统原理框图

  3   仿真结果

  打开PC 机界面Max+ Plus  软件,输入图3 所示的电路图;选菜单File \ Pr oject \ Set Project toCur rent File,然后选菜单Max+ plus  \ complier 编辑当前图形文件; 仿真电路,记录电路仿真波形( 仿真参数为grid size= 2. 4  s; End t ime= 100 ms) 。仿真结果如图4,图5 所示。


图3  PCM30/ 32 基群系统电路图


图4   PCM30/ 32 路系统的发送端时序与帧结构仿真结果1


图5   PCM30/ 32 路系统的发送端时序与帧结构仿真结果2

  由图4,图5 可以看出,该仿真结果包含F0,F1,F2三帧信息,每帧包含ch1~ ch30 共30 路信息,每一路信息可以由D1~ D8 八位PCM 编码表示。

  4   结  论

  本文利用Max+ Plus  软件对PCM30/ 32 路系统的发送端时序与帧结构进行了仿真,由仿真结果可以清楚地发现该系统发端时序的规律,该软件使用简单,操作灵活,支持的器件多,设计输入方法灵活多变。


关键字:Max+  PlusⅡ

编辑:eeleader 引用地址:http://www.eeworld.com.cn/FPGA/2011/0922/article_2551.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Max+
PlusⅡ

小广播

独家专题更多

TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved