基于FPGA的DDS+DPLL跳频信号源设计

2011-08-31 21:21:32来源: 互联网
    军事通信中,常采用跳频技术来实现通信信息的保密和抗干扰,尤其是应用在通信系统中抗跟踪式干扰方面,它是电子对抗中非常重要的一个研究课题。

  最初的频率综合器全由模拟电路实现,由于模拟电路存在温度漂移、电网电压等缺点,给系统的同步带来困难。随着大规模、超大规模数字集成电路的发展,在部分应用领域,数字频率综合器逐渐取代了模拟频率综合器。近年来随着FPGA和CPLD技术的迅猛发展,数字频率综合器的实现方式和工作速度都到了本质的改进和提高,可以说数字频率综合器是随着FPGA的发展而发展起来的。

  1 各个功能模块的组成原理与实现

  1.1 数字鉴相器

  在数字鉴相器(异或门鉴相器)中,首先将输入信号与本地估算信号进行比较(其中,输入clock_in基准频率与clk2反馈回来的频率相同,只存在相位差),从而得到一个表明相位误差的脉冲输出,实际上就是一个异或门。系统框图如图1所示,仿真结果如图2所示。

  

a.JPG
a.JPG

 

  从仿真波形中可以看出:当系统对频率进行锁定的过程中,使可变模计数器产生增脉冲(carry)和减脉冲(borrow)信号,鉴相器输出(xor _out)的是一个逐渐趋于占空比为50%的方波,从而使输入基准频率与反馈频率锁定在一个固定的相位上。

  1.2 徘徊滤波器

  徘徊滤波器的作用是平滑鉴相器带来的相位抖动,选用双向计数器来实现该功能,其RTL系统构架如图3所示。在PLL工作过程中,环路锁定时,异或门鉴相器的输出XOR_OUT是一个占空比为50%的方波。因为在DPLL的基本结构中,K变模可逆计数器始终起作用。因此当环路锁定后,如果模数K取值较小,K变模可逆计数器会频繁地周期性输出进位脉冲信号CARRY和借位脉冲信号BORROW,从而在脉冲加减电路中产生周期性的脉冲加入和扣除动作,这样就在脉冲加减电路的输出信号XOR_OUT中产生了周期性的误差,称为“纹波”;如果模数K取值足够大(对于异或门鉴相器,K应大于M/4),则这种“纹波”误差通过除N计数器后,可以减少到N个周期出现一次。也就是说K变模可逆计数器的进位脉冲信号CARRY和借位脉冲信号BORROW的周期是N个参考时钟周期。只有当本地枯算信号与输入信号的相位误差在同一极性持续增加时,计数器会朝一个方向计数,直到有进位或借位脉冲输出。该脉冲即是数控振荡器的控制信号,用以控制数控振荡器输出的本地估算脉冲的频率与相位。由此可见,由于徘徊滤波器的作用,使得锁相环只有在本地估算信号与输入数字的相位有一定的误差时,才进行调整,以达到平滑噪声干扰带来的相位抖动的目的。

  

d.JPG
d.JPG

 

  若系统失锁,如图4所示,则异或门鉴相器(xor_out)输出的不是一个占空比固定的周期信号。从而使反馈的信号(clock_back)无法跟踪输入的基准信号(clock_in),即无法形成一个固定的相位差。

  

e.JPG

[1] [2] [3]

关键字:DDS  DPLL  跳频信号源

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/0831/article_2452.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
DDS
DPLL
跳频信号源

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved