基于CoolRunner CPLD的MP3应用开发板的设计

2011-08-19 13:57:17来源: 互联网 关键字:CoolRunner  CPLD
    便携式MP3播放器作为一种集音频播放、数据存储为一身的数码产品,其功能结构为电子设计人员所津津乐道。新功能的MP3播放器不断地更新换代。为了满足MP3播放器功能新增的需求,我们设计了一套基于CoolRunner CPLD的软硬件开发系统,制作相应开发板,探索了一种快速实现的方案。

  MP3应用开发板的选型和设计

  主控模块芯片及其外围器件

  XCR3256是Xilinx公司开发的CoolRuner CPLD芯片,可实现6000门的数字逻辑电路,内嵌256个宏单元,支持4个全局时钟,具有低功耗、可快速ISP、延时可预测等特点,可满足MP3功能和数码产品方面的一些特殊要求,我们选用XCR3256芯片实现M P3主控模块。该主控模块用于对各外围器件的控制,协调各外围器件的工作。外围器件主要有解码芯片组(MAS3507D和DAC3550A)、Flash存储器、LCD、USB接口、并口等。主控模块与各外围器件的框图如图1所示。

  

MP3应用开发板结构框图

 

  图1 MP3应用开发板结构框图

  主控逻辑单元是整个主控模块的核心部分,决定着MP3播放器各功能,如播放、快进、下载之间的优先度和顺序,为其他逻辑单元提供实现更加复杂操作的控制信号。主控逻辑单元通过状态机对其他模块进行控制,其状态机如图2所示,该图详细地描述了MP3播放器不同工作阶段的操作条件和各阶段之间的切换情况。

  特别需要说明的是:①LOW_PWR使DAC3550A工作在低功率模式下;②IDLE是播放与下载、快进、后退等操作之间的转换状态;③UPDATE_TRACK将歌曲曲目更新,并传递给LCD显示。

  

主控逻辑单元状态机

 

   图2 主控逻辑单元状态机

  DAC3550A是一款专为音频应用而设计的高精度数模转换芯片,具有低功耗操作模式,连续采样频率从8KHz到50KHz均可自主选择,这就给设计带来了极大的灵活性;还提供了简洁的I2S总线接口和I2C总线接口,主控模块正是通过I2C总线对DAC3550A三个寄存器AVOL(16bits)、GCFG(8bits)、SR_REG(8bits)写入相应命令而实现控制的。DAC3550A接口电路图设计如图3所示。

  

3550A接口电路图

 

  图3 DAC3550A接口电路图

[1] [2]

关键字:CoolRunner  CPLD

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/0819/article_2427.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于FPGA-NIOS的多功能留言机设计
下一篇:DM642和CPLD外部中断的寄存器式键盘设计

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
CoolRunner
CPLD

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved