基于FPGA的超声波信号处理研究

2011-08-08 16:49:52来源: 现代电子技术
   

摘要:为了降低超声波流量检测过程中噪声对检测精度的影响,采用FPGA器件构建了FIR滤波器,并提出一种新颖的查表法替代滤波器中的乘法运算。试验结果表明,该滤波器设计方法显著降低了FPGA的片内硬件开销,提高了滤波器的运算速度,并具有良好的降噪效果。
关键词:超声波;信号;FPGA;FIR滤波器

0 引言
    在超声流量检测过程中,由于环境噪声使得流量检测的精度收到了严重的影响。目前多采用软件滤波的方法,对采集回来的声波信号进行数字处理,以提高检测的精度。此类方法对硬件处理器的运算能力要求较高,而且会影响检测的实时性。随着微电子技术的不断进步,FPGA的容量和处理速度已有了飞跃性的提高。特别是在数字信号处理方面,其性能已经超过了某些专用的信号处理芯片。本文在的超声波流量检测信号采样处理电路中,采用FPGA实现了声波信号的高速缓存和FIR滤波器,不仅达到了预期的消噪效果,而且提高了系统运行速度和集成度。下面将介绍FIR滤波器的具体实现过程。

1 数字滤波原理与设计
    FIR数字滤波器的特性可以用它的系统转移函数或差分方程来描述。一般地,线性是不变离散系统的差分方程,可表示为:
    a.jpg
    b.jpg
    式中:zr,pk分别为H(z)的M个零点和N个极点,它们由系统的形式和各系统参数ak,br所决定。FIR滤波器都是非递归形式的滤波器。
    c.jpg
    此系统的输出只与输入x(n),x(n-1),…有关,而与系统过去的输出y(n-1),y(n-2),…无关,此即非递归滤波器。
    滤波器设计采用Matlab中的FDA Tool计算带通滤波器系数。滤波器采用Kaiser窗函数设计,采样频率为40 MHz,窗上下截止频率分别为3 MHz和7 MHz。由此得到的滤波器系数为:
    d.jpg

2 FIR滤波器的FPGA实现
    由式(4)可知,FIR滤波器的数学表达式就是卷积运算,也就是做乘加运算。例如,一个M阶的FIR滤波器的输出是输入样本的M个依次值的加权和,加权系数就是此滤波器的单位冲激响应值。对于上节设计的10阶线性FIR滤波器,可以得到:
    e.jpg
    这样,10阶FIR滤波器的结构可以描述为:输入样本x(n)经过10阶移位寄存器延迟后得到10个具有不同延迟的抽头,将对称的抽头值相加后再与相应的权系数相乘,5个乘积相加就得到滤波器的输出值。滤波器结构如图1所示。

f.jpg

[1] [2]

关键字:信号  FPGA  FIR  滤波器

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/0808/article_2386.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
信号
FPGA
FIR
滤波器

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved