基于FPGA的PCM3032路系统信号同步数字复接设计

2011-08-08 16:47:25来源: 现代电子技术 关键字:FPGA  PCM30  信号同步
   

摘要:在现代数字通信系统中,为了扩大信道的传输容量提高信号传输效率,常采用数字复接的技术。在分析了PCM30/32路系统基群信号帧结构的基础上,以EDA综合仿真设计软件QuartusⅡ8.0为开发平台,利用Verilog HDL硬件描述语言进行系统建模,设计了一种基于FPGA的同步数字信号复接系统。经过对系统的功能仿真测试及综合布局布线分析,验证了输入/输出的逻辑关系,实现了系统中在发送端进行数字复接和接收端同步分解还原的设计要求,功能稳定可靠。
关键词:FPGA;数字通信;数字复接;帧同步

0 引言
    数字通信系统包括发送设备、接收设备和传输设备,在现代数字通信中,为了扩大信道传输容量提高传输效率,通常需要将若干低速数字码流按一定的规范复接为一个高速数据码流流,以便在高速宽带信道中传输。目前采用较多的技术是频分多路复用和时分多路复用,频分多路复用适用于模拟通信,例如载波通信;时分多路多复用适用于数字通信,例如PCM通信。数字复接技术就是依据时分复用的基本原理完成数据码流合并和分解还原的一种专门技术,并且是数字通信中的一项基础技术。以往的数字复接系统大多采用模拟电路或传统的ASIC设计,电路复杂庞大且受器件局限性约束;由于近年来基于FPGA可编程器件的电路设计发展迅速,可方便反复编写和修改主程序及相关参数,灵活性和稳定性都很高。本文以我国广泛应用的PCM30/32基群数字信号为例,介绍这种基于FPGA流程设计的同步数字信号复接和分解方案,使用EDA仿真设计工具QuartusⅡ和Verilog HDL硬件描述语言对数据复接和分解的关键步骤进行功能仿真和验证。

1 PCM30/32路系统帧结构介绍
    时分复用的基本原理是将时间段分割成若干路时隙,每一路信号分配一个时隙,帧同步码和其他业务信号、信令信号再分配一个或两个时隙,这种按时隙分配的重复性比特即为帧结构。在PCM30/32路基群设备中是以帧结构为单位,将各种信息规律性地相互交插汇成2 048 Kb/s的高速码流。PCM30/32路系统的整个系统共分为32个路时隙,其中30个路时隙分别用来传送30路话音信号,一个路时隙用来传送帧同步码,另一个路时隙用来传送信令码。
    PCM30/32路系统中一个复帧(1复帧时间为2 ms)包含16帧,编号分别为F0帧,F1帧,F2帧,…,F15帧,每帧(每一帧的时间为125μs)又包含有32个路时隙,其编号为TS0,TS1,TS2,…,TS31,每一路时隙时间为3.9μs,包含有8个位时隙,其编号分别为D1,D2,…,D8,每个位时隙的时间为0.488μs。其中TS1~TS15及TS17~TS31共30个时隙用于传送第1~30路的信息信号。偶帧的TS0时隙传送帧同步码,其码型为{×0011011};奇帧TS0时隙用于传送帧失步对告和监视告警码等,码型为{×1A1SSSSS}。TS16时隙用于传送复帧同步信号、复帧失步对告及各路的信令(挂机、拨号、占用等)信号,当TS16用于传随信令时,它的安排是子帧F0的TS16时隙用于传复帧失步对告码及复帧同步码,F1子帧的TS16时隙传送第1路和第16路的信令信号,F2子帧的TS16时隙传送第2路和第17路信令信号,依次类推,每一子帧内的TS16时隙只能传送2路信令信号码,这样30路的信令信号传送一遍需要15个子帧的TS16时隙,每个话路信令信号码的重复周期为1个复帧周期。综上所述并结合抽样理论,每帧频率应为8 000 f/s,帧周期为125μs,所以PCM30/32路系统基群信号总数码率为:
    g.jpg

2 同步数字复接技术原理
2.1 数字复接系统简介
    数字复接系统包括发送端和接收端两部分,通常称为复接器(Digital Multiplexer)和分接器(Digital Demultiplexer)。数字复接器由定时单元和复接单元所组成,是把2个或多个低速的支路数字信号按照时分复用方式合并成为一路高速的数字信号的设备;数字分接器是由同步、定时和分接单元所组成,是把合路数字信号分解还原为原来的支路数字信号的设备。定时单元给设备提供统一的基准时间信号;同步单元可以从接收到的复用信码中提取与发送单元相位一致的同步时钟信号以及帧同步信号,从而真正实现数字复接系统的同步特性。在实际信号传输中,发送端把低速数字信号合并为高速信号的同时,常插入巴克码用作帧同步码,以便于解复用识别定位;在接收端,帧同步码能否被准确识别直接决定了能否正确地分接还原出各个支路信号。系统总体结构简图如图1所示。

a.jpg


2.2 时分复接中的同步技术
    数字通信中的同步技术,也称为定时,包括位同步(也称时钟同步)和帧同步,这是数字通信系统的一个重要特征。位同步是最基本的同步,是实现帧同步的前提,位同步的基本含义是收、发两端的时钟频率必须同频、同相,这样接收端才能正确接收和判决发送端送来的每一个码元。为了达到收、发端频率同频、同相,在设计传输码型时,一般要考虑传输的码型中应含有发送端的时钟频率成分。这样,接收端从接收到的经过复用的码元信号中提取出发端时钟频率来进而得到同频、同相的收端时钟,就可以做到位同步;帧同步是为了保证收、发对应的话路在时间上保持一致,这样接收端就能正确接收发送端送来的每一个话路信号,当然这必须是在位同步的前提下实现。为了建立收、发系统的帧同步,需要在每一帧(或几帧)中的固定位置插入具有特定码型的帧同步码。这样,只要收端能正确识别出这些帧同步码,就能正确辨别出每一帧的首尾,从而能正确区分出发端送来的各路信号。上面介绍的PCM30/32路基群信号的TSO时隙传输的帧同步信号就是为了实现该功能。


2.3 复用方法
    数字复接的方法主要有按位复接和按字复接、按帧复接三种。对PCM基群信号来说,一个码字由8位码组成,代表一个样值,所以该系统采用按字复接的方法。每个复接支路依次轮流插入8位码组成的码字。复接以后的合路信号码流顺序为:第1路的TS0,第2路的TS0,第3路的TS0,第4路的TS0;然后再是第1路的TS1,第2路的TS1,后面依次类推循环进行。这种方式完整保留了码字的结构,有利于多路合成处理和交换。按字复接方法要求设备有较大的存储容量,至少能存储一个码字。
    相对比而言,按位复接就是指每次只复接每个支路的一位码字,复接后的码序列中第1时隙中的第1位表示第1支路第1位码,第2位表示第2支路第1位码,后面依次类推。各路的第1位码依次取过以后,再循环此后的各位码,这种方法的特点是复接时每支路依次复接1 b,对设备要求简单,但破坏了原来的样值码字结构;同理而言,按帧复接是指每次复接一个支路的一帧数码,复接后的码元序列相当于把按字复接中的某一时隙替换为某一个帧信号。这种复接方法的特点是:每次复接一个支路的一帧信号,因此按帧复接时不破坏原来各帧的结构,有利于信息交换,但要求有很大容量的缓冲存储器,电路结构相对复杂。如图2所示为按位复接和按字复接的原理示意图。

b.jpg


[1] [2]

关键字:FPGA  PCM30  信号同步

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/0808/article_2385.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:LTE中卷积码的译码器设计与FPGA实现
下一篇:一种高速帧同步和相位模糊估计的方法及其FPGA实现

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
FPGA
PCM30
信号同步

小广播

独家专题更多

2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved