PSoC3内部模拟布线和管脚选择

2011-07-08 14:24:26来源: 互联网
   

摘要:本文首先介绍了PSoC3内部的模拟总线分布,说明了PSoC Creator的模拟布线功能以及在设计中需要遵守的一些应用规则,在模拟资源使用较多或对模拟性能要求较高的应用中,设计者要遵照这些规则以达到高性能和高资源的使用。
关键词:PSoC3,模拟布线

1,PSoC3模拟总线介绍
    PSoC3内部可以分为模拟和数字两部分,模拟部分包括Delta-Sigma ADC、运算放大器、比较器、DAC和SC/CT模块。数字部分包括如CPU、RAM、ROM、DMA、UDBs、时钟等等。

    模拟全局总线(AGs)和模拟多路复用总线(AMUXBUS)提供GPIO与内部模拟模块之间的连接,如图1所示,PSoC3一共有16根AGs分别分布于4个象限,每个象限包括4根AGs总线(AGR[7:4], AGR[3:0], AGL[7:4], 和AGL[3:0]);AMUXBUS可用于任何GPIO和大部分模拟模块输入输出之间的连接。这样,AGs和AMUXBUS可在GPIO和模拟模块之间提供高达18路的信号连接。

    对于内部模拟模块之间的互连,PSoC3采用模拟局部总线(ABUS)来完成,ABUS总线一共8根,其中4根ABUSL[3:0]位于芯片左边,4根ABUSR[3:0]位于芯片右边。

    另外在GPIO和模拟模块之间还有大约20路的专用通道,这些专用通道可提供低阻抗连接,比如在PSoC3中的IDAC和运算放大器Opamp,后面第3部分专门介绍。


 
图1,PSoC3 内部模拟/数字部分分布

2,PSoC3模拟布线事例
    Cypress提供的软件工具PSoC Creator可为用户提供模拟布线,当然用户也可以自己手动布线模拟器件以选择更好的管脚和更优的走线,下面以一个设计事例来说明。

    若需要信号从P4[0]和P4[1]输入,经PGA1和PGA2放大,然后接入ADC的差分输入以采集信号,其在PSoC Creator中设计的原理图如下图2所示:


 
图2,PSoC Creator原理图

编译后,PSoC Creator自动布线,在PSoC3芯片中实际的走线如图3所示:


 
图3,PSoC3实际走线图

从图3可以看出,GPIO P4[0]和P4[1]是通过AGL[4]和AGL[5]连接到SC/CT模块的。而PSoC3芯片中两内部模块SC/CT和DSM ADC之间的连接是通过ABUSL1和ABUSL3实现的。

[1] [2]

关键字:PSoC3  布线  管脚

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/0708/article_2307.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
PSoC3
布线
管脚

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved