莱迪思宣布首个符合PCI Express 2.0规范的低成本FPGA

2011-07-08 13:23:04来源: 互联网 关键字:PCIe  2.0  FPGA  IP核
    莱迪思半导体公司(NASDAQ: LSCC)今日宣布LatticeECP3" >LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的规范。针对最近PCI – SIG研讨会上涉及的1-通道和 4-通道配置,LatticeECP3 FPGA和其PCI Express(PCIeIP核通过了符合PCI - SIGPCIe 2.0规范和互操作性的测试,确保莱迪思的解决方案与现有的支持系统的PCIe 2.0具有互操作性。实现这一重要行业事件使得2.5Gbps PCIe v2.0系统具有更高的可靠性且降低了成本和功耗,适用于通信、多媒体、服务器和移动平台,莱迪思及其IP合作伙伴增加了更加广泛的设计解决方案,支持被广泛采用的串行互连标准。
     
  在PCIe 2.0规范允许工作在一个较低的速度(2.5Gbps),但环路带宽的特点是不同的,比PCIe 1.1版更加严格。莱迪思的解决方案使不需要PCIe链路工作在5Gbps,但关注符合有关PCIe 2.0规范的用户在符合PCIe 2.0规范的系统中使用低成本FPGA。
  
  此外,针对莱迪思的PCI Express x1和x4的IP核,莱迪思与Trellisys有限公司提供了强大的和具有成本效益的PCIe总线功能模型(BFM)。同时有一些针对PCI Express的第三方验证的核可用,这些通常是针对ASIC /定制逻辑,在FPGA开发过程中,验证IP的成本往往使人望而却步。Trellisys的PCIe BFM集中在事务层,因为通常在那里实现用户的应用逻辑。这种方法假定物理和数据链路层完全压缩在莱迪思的PCIe IP核中,已经由莱迪思验证。
    
  “Trellisys的PCI Express BFM使验证投入符合FPGA开发流程,同时仍然保持有效的验证概念,” Trellisys的总监Charles Gardiner说道。 “与PCI Express 1.1相比,由于PCI Express 2.0有更严格的测试要求,对PCI Express2.0规范的成功测试为与其他符合PCI Express2.0规范的器件一起工作提供了更稳定的运作。”
  
  Trellisys的PCIe BFM支持Verilog和VHDL,并已在Aldec公司的Active- HDL及Riviera - PRO仿真器上进行了验证。提供预编译的代码,为用户提供了基于先进验证套件的强大的程序库。设计人员可以立即用Lattice Diamond® 1.2或更高版本的设计工具套件中的IPexpress™工具,开始评估和设计采用LatticeECP3莱迪思的符合PCI Express 2.0规范的系统。该IPexpress工具提供了PCIe核,参考设计和所有的脚本,BFM和模拟模型需要精简集成至用户设计。
  
  “我们与Trellisys的关系增强了我们自己的技能,并重申我们的一贯致力于LatticeECP3 PCI Express IP产品组合的承诺,”莱迪思器件和解决方案的市场总监Shakeel Peera说道。 “这种合作提供了验证的IP,使用户减少设计的复杂性,针对他们的PCI Express设计缩短了产品的上市时间。”
  
关于莱迪思IP套件
  莱迪思IP套件是可互操作的LatticeCORE™IP核系列,针对莱迪思器件结构进行了优化,能够用于各种特定技术的应用。Lattice Diamond设计环境中的IPexpress工具使用户能够无缝地访问莱迪思IP服务器的最新的IP核,并对它们进行配置。所有莱迪思IP核可以在购买前进行全面评估:在免费的评估模式,用户可完全配置IP核,将它集成到他们的设计,执行全面验证,甚至可以在有限的时间内在硬件上运行。购买年度的节点锁定IP套件许可证能够允许IP核成员无限制地在硬件上运行。节点锁定许可证可用于多种设计或项目,时间可超过一年。如需了解有关如何莱迪思IP套件可为设计项目带来价值的信息,请访问:www.latticesemi.com/IPSuites。 
    
价格和供货
  作为单独的促销活动的一部分,莱迪思的PCI Express IP套件目前售价为99美元。在限定的促销期后,该IP套件的售价将是995美元。该IP套件可立即通过在www.latticesemi.com/sales列出的授权的莱迪思经销商订购。
  
关于Lattice ECP3 FPGA系列
  LatticeECP3 FPGA系列是当今市场中最低功耗、具有SERDES功能的FPGA。该系列的5款FPGA器件提供兼容多种标准的多协议3.2G SERDES、DDR1/2/3存储器接口和高性能、可级联的DSP slice,是RF、基带和图像信号处理的理想选择。LatticeECP3 FPGA还具有最快的LVDS I/O,切换速率高达1Gbps,以及多达6.8 Mbit的嵌入式存储器。逻辑密度从17K LUT到149K LUT,带有多达586个用户I/O。LatticeECP3 FPGA系列是大批量、成本和功耗敏感的摄像和显示、有线和无线基础设施应用部署的十分理想的选择。

关键字:PCIe  2.0  FPGA  IP核

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/0708/article_2294.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:赛灵思荣膺“2011中国经济-最佳推动力企业”奖
下一篇:基于Xtensa的ASIP开发流程研究

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
PCIe
2.0
FPGA
IP核

小广播

独家专题更多

TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved