四倍速SRAM与Spartan3 FPGA的接口设计

2011-07-08 00:34:09来源: 互联网
    互联网的飞速发展极大地促进了高速数据通信系统的需求量增加,同时也促进了更快速的处理器的发展,推动了存储器接口速度的提高。由于这些系统中的处理器提高了系统的性能,使得传统的静态存储器已经不能满足系统的需求。为了满足当前系统和处理器的生产量需求,更新的静态存储器应运而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung为高性能的网络系统应用而共同开发的一种具有创新体系结构的同步静态存储器。

  1 QDR SRAM的介绍及其性能描述

  1.1 QDR的先进性

  现有的大部分SRAM都是在PC时期针对高效传输PC型单精度输入输出数据而设计的。在大多数的网络应用中,SRAM和记忆控制器之间的连续数据传输是必需的。在这些应用中,存储器的读和写操作之间要进行连续不断的变化。在这种情况下标准的同步管道SRAM等单一的输入/输出装置就不能很好地满足要求。零总线变换SRAM就是一种优化了的SRAM类型。它在读周期与写周期切换时不需要变换周期,从而使得总线利用率达到了100%。而对大多数的网络应用来说,零总线变换SRAM在数据吞吐量方面的提高还远远不够。QDR的出现则进一步改进了SRAM结构。

  QDR就是指四倍数据速率SRAM,它是静态存储器的一种,是专为应付带宽需求极大的应用而设计的体系结构。它在一个时钟周期内可以高效地传输4个字节的数据。QDR提供了读和写两个分别独立的接口,从而满足了诸如ATM转换和路由器的性能需求。由于QDR SRAM的结构在数据访问时不需要变换周期且数据吞吐量大幅提高,所以保证了可以对同一地址进行同时访问。

  QDR又分为两字突发结构(CY7C1302)和四字突发结构(CY7C1304)两种。这两种结构的不同就在于每次读或写请求的传输字数不同。下面就以CY7C1302为例来详细介绍QDR的工作原理及其与Spartan3系列FPGA接口设计。CY7C1302是赛普拉斯公司生产的一种QDR SRAM。图1示出了CY7C1302的结构图。图中虽然CY7C1302有了分别独立的读写端口,但是地址总线还是为读写端口共用。地址总线的数据传输采用了DDR的传输方式,即:地址总线的前半个时钟周期提供读操作地址,而后半个时钟周期提供写操作地址。也就是在每个时钟周期可以完成4字的传输量。

CY7C1302的结构图

  1.2 QDR SRAM的输入状态描述

  QDR SRAM有四个时钟:K,Kn,C和Cn。K和Kn是用来控制输入数据采样的,C和Cn则是用来控制SRAM数据输出的。所有的数据操作都是在K的上升沿进行的。QDR SRAM有一个简单的控制结构。两个控制信号:读控制信号(RPSn)和写控制信号(WPSn)分别用来控制SRAM的读和写操作的进行。这两种信号在K的上升沿时刻被采样。对QDR来说,地址的输入是读端口和写端口所共用的。对于CY7C1302来说,读操作是在K的上升沿时刻开始进行的,写操作是在Kn的上升沿时刻开始进行的。即地址总线的前半个时钟周期提供读操作的地址,后半个时钟周期提供写操作的地址。其数据线是单向的,在每个循环周期内可以传输两个字的数据。

  一个时钟的上升沿可以使QDR SRAM在同一个时钟周期内实现对同一地址的读、写访问。这样QDR就会把写数据传输到读端口以确保把有效的数据输出至数据总线。这样就保证了数据的一致性。

  2 低成本解决方案

  2.1 用Spartan3作为QDR的存储控制器

  Spartan3系列FPGA是由Xilinx公司基于成功的Virtex-II FPGA架构而研发的性价比较高的一种产品。Spartan3器件有如下特点:嵌入式18×18乘法器支持高性能DSP应用;片上数字时钟管理(DCM),无需外部时钟管理器件;分布式的存储器和SRL16移位寄存器逻辑能够更高效执行DSP功能;18KB 块RAM,可以用作缓存或是高速缓存;数字片上终端能够消除对多个外部电阻器的需求;8个独立的I/O阵列支持24种不同的I/O标准;Spartan3系列的FPGA独有的特性可以简化存储控制器的设计。图2是用Spartan3系列FPGA实现的存储控制器结构图。

用Spartan3系列FPGA实现的存储控制器结构图

  该存储控制器的设计可以在深度扩展模式下实现对四个SRAM的控制。每个QDR SRAM会收到对各自的读写端口进行控制的相互独立的控制信号,而对所有的SRAM来说,地址和数据端口是共用的。

  存储控制器是以QDR SRAM工作在单时钟模式下对其进行控制的,从而可以简化存储器接口。控制器工作在100MHz的时钟频率下,允许7.2Gbps的带宽。存储控制器有独立的读写状态机,存储控制器的控制是基于两位指令输入的形式来实现的。

  2.2 QDR SRAM和Xilinx Spartan3系列FPGA的接口连接

  Spartan3系列的FPGA独有的特性可以简化存储控制器的设计。Spartan3系列产品是业界成本最低的可编程逻辑电路。在Spartan3系列FPGA中,有DCM(数字时钟管理)模块,可以用来消除内部全局时钟网络的时钟歪斜,或者消除为片外其他系统组成部分提供时钟的过程中所出现的时钟歪斜。DCM中的DLL能够使控制器完成FPGA的片上时钟和QDR SRAM之间的零时钟歪斜。除此之外,DCM还提供其他的功能,如相位调解,分频和倍频。图3所示为DCM在存储控制器设计中的应用。

DCM在存储控制器设计中的应用

关键字:SRAM  Spartan3

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/0708/article_2284.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
SRAM
Spartan3

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved