基于HyperLynx的FPGA系统信号完整性仿真分析

2011-05-30 01:18:24来源: 现代电子技术
   

摘要:针对目前高速电路发展带来的信号完整性问题,在分析信号完整性要求的基础上,借助HyperLynx仿真软件,通过器件IBIS模型,对基于EP2C8和TMS320F2812组成的系统进行信号完整性分析和仿真。基于反射原理来介绍减少反射的端接方法,利用大量的板前和板后仿真对设计方案进行反复验证。研究结果表明,HyperLynx可以解决该系统信号完整性方面存在的诸多问题,仿真结果给实际工程提供了借鉴。
关键词:信号完整性;可编程逻辑器件;HyperLynx;IBIS模型

0 引言
    随着高速电路的不断发展,时钟频率早已进入吉赫兹时代,电路板尺寸的减小、设备集成度的提高,使得信号完整性问题变得越来越重要。当时钟频率超过100 MHz时,如果不满足系统的信号完整性要求,可能导致系统工作不稳定,同时也会带来EMC问题。随着FPGA和DSP处理速度的提高,带来的信号完整性问题日益严重,这需要电子工程师重点考虑。
    目前,有很大一部分文章从理论上分析信号完整性,而从实际应用方面分析的文章较少。基于此,本文主要研究通过对EP2C8和TMS320F2 812组成的系统所涉及的仿真问题进行了分析和研究,通过对关键信号线的仿真来分析系统的信号完整性。

1 HyperLynx软件
    HyperLynx是Mentor Graphics公司推出的高速仿真工具,从内容上可分为信号完整性仿真(SI)、电源完整性仿真(PI)和电磁兼容性仿真(EMC);从结构上可分为板前仿真(LineSim)和板后仿真(BoardSim)。为了保证PCB设计的成功率,在设计前遵守一些良好的设计规则很重要。HyperLynx软件则提供了一个验证设计方法和检测PCB性能的环境,这将会提高工作效率。

2 面向系统的信号完整性仿真分析
2.1 系统构成和关键信号
    TMS320F2812和EP2C8构成的系统原理框图如图1所示。

a.jpg


    由于系统信号线众多,如果全部对它们进行仿真,将会花费很大的时间,只需对茨键信号仿真。根据器件上升沿、工作频率、走线长度、时钟信号等作为划分关键信号的条件。明确了高速信号有TMS320F2812和EP2C8的通信端口、时钟网络、EP2C8数据接收端等。这些高速信号易受干扰同时又容易干扰其他网络,需要着重考虑这些信号线的设计。通过HyperLynx的仿真可以优化这些走线,找到合适的设计方法。
2.2 系统板层设计
    在对系统仿真前,需要确定PCB叠层数、走线特性阻抗等,这是系统进行信号完整性仿真的基础。对于微带线,IPC推荐的特性阻抗近似式为:
    b.jpg
    式中:h是导线离参考层的距离;w是导线宽度;t是导线厚度;由上式可知当w=2h时,走线特性阻抗为50 Ω,这可以作为经验公式。该系统采用4层电路板,相对介电常数εr为4.3的FR4材料,走线特性阻抗设定为50 Ω,PCB板的厚度是1 mm,具体叠层方案如图2所示。

c.jpg



3 LineSim仿真
    LineSim可以在布局布线前对所设计的方案进行仿真,将仿真的结果作为实际布线的约束条件,在初期预测和消除信号完整性问题。
3.1 高速信号线端接仿真
    信号反射的原因是信号沿导线传播所受到的瞬态阻抗发生变化时,则一部分信号将被反射,另一部分发生失真并继续传播下去,这将导致波形的边沿处发生振铃现象。一般要求过冲幅值限定在150 mV左右,否则会造成EMC问题。典型的端接方式包括:源端串联端接;远端并联端接;远端戴维南端接;远端RC端接。其中源端串联端接使用器件少并且效果好,因此该系统采用源端串联端接方案。
    由于EP2C8采用20 MHz独立的有源时钟,因此在仿真时只需考虑EP2C8的CLK。若将有源晶振的输出直接和EP2C8相连,则LineSim仿真的结果如图3(a)所示,信号边沿处有振铃现象,电压过冲幅值3.629 V,下冲值为-450.2 mV,超过了过冲幅值范围。当采用一个阻值为50 Ω源端串联电阻时,SI仿真的结果如图3(b)所示,接收端接收到的时钟信号在跳变处无振铃现象,抑制信号反射的效果很好。

d.jpg


    串扰是信号完整性问题之一,它是指有害信号从一个网络转移到相邻网络。串扰可分为近端串扰(NEXT)和远端串扰(FEXT),传输线的反射跟串扰也有联系,采用合适的源端端接和远端端接可以在一定程度上减小串扰。但串扰与信号之间的容性耦合和感性耦合有关,串扰不可能完全消除,只能减小。在TMS320F2812和EP2C8之间有大量的高速数据线,如果不进行处理则有可能接收错误的数据。图4所示为用LineSim对数据线D8,D9和D10进行SI仿真的结果,设定D9是被干扰的网络,D8、D10是攻击网络,振荡频率为20 MHz,端接电阻为50 Ω。从图可知D9受到的干扰较小,过冲电压只有122 mV。如果想要进一步减小串扰则可以减小走线宽度到8 mil,同时缩短走线耦合长度。

[1] [2]

关键字:HyperLynx  FPGA  信号完整性  IBIS模型

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/0530/article_2169.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
HyperLynx
FPGA
信号完整性
IBIS模型

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved