高阶FIR滤波器的计算机设计与FPGA实现

2011-04-01 14:43:25来源: 现代电子技术 关键字:高阶FIR滤波器  计算机设计  FPGA
   

摘要:根据有限冲击响应(FIR)数字滤波器的原理,综合运用Matlab和FPGA的QuartusⅡ两大计算机软件,提出了一种利用QuartusⅡ中参数化宏功能模块(LPM)的FIR滤波器设计方法。首先利用Matlab设计滤波器系数,再利用QuartusⅡ的LPM构造的乘法器和加法器,最终得到滤波结果。相比分布式算法,该法在信号处理速率要求不高,且滤波器阶数较高的情况下,可更加简单地实现滤波效果。最终在Matlab和Quar-tusⅡ的基础上,实现了64阶的高阶FIR数字滤波器电路的设计与仿真。
关键词:FlR滤波器;Matlab QuartusⅡ;参数化功能模块库

    相对无限冲击响应(IIR)滤波器,有限冲击响应(FIR)能够在满足滤波器幅频响应的同时获得严格的线性相位特性,而数据通信、语音信号处理等领域往往要求信号在传输过程中不能有明显的相位失真,所以FIR滤波器获得了更广泛的应用。FIR滤波器有多种设计和实现方法,最为常用的是基于分布式算法的FIR滤波器设计。该法利用构造查找表,流水线操作完成滤波过程,极大地提高了系统的处理效率。然而,查找表所要求的系统存储器容量随滤波器的阶数成指数上涨。本文基于工程实际出发,在信号处理速率要求不高且滤波器阶数较高的情况下,提出了一种基于LPM参数化宏功能模块的FIR滤波器设计方法,具有一定的工程实用价值。

1 FIR滤波器的原理与设计方法
1.1 FIR滤波器的原理

    FIR滤波器的数学表达式为:
    1.JPG
    式中:N为FIR滤波器的抽头数;x(n)为第n时刻的输入样本;h(k)为FIR滤波器第k级抽头系数。
    直接型FIR滤波器结构如图1所示。

2.JPG


    由图1可见,FIR的滤波过程就是一个信号逐级延迟的过程,将各级的延迟输出加权累加,即得到FIR的输出,其中最主要的算法是乘累加运算。由于FIR每完成一次滤波过程就需要进行N次乘法和N-1次加法操作,所以FIR滤波的运算量完全依赖于N的大小。
1.2 分布式FIR滤波器设计
    分布式算法(Distributed Arithmetic,DA)早在1973年就已经被Croisier提出,直到现场可编程门阵列(Field Programmable Gate Ar-ray,FPGA)的查找表(Look Up Table,LUT)结构出现,这种算法才重新受到重视,其主要原理如下。
    为了分析简单,将FIR滤波器的表达式(1)改写为:
3.JPG
    可见,分布式算法是一种以实现“乘-加”单元为目的的优化解决方案。利用一个查找表(LUT)实现映射,即用一个2k字宽(即2k行),预先编好程序中LUT接收到的一个K位输入向量Xb=[X0b,X1b,…,X(k-1)b]的映射,经查找表的查找后直接输出部分积4.JPG。然而,由上述可知,查找表字宽为2k,如果滤波器的抽头系数过多,则查找表的规模随抽头系数的增加成指数级增长,这将使LUT的规模十分庞大。为了减小规模,可以利用部分表计算法,即将一个大的查找表化分为几个小的查找表,然后再将结果相加。
1.3 基于LPM参数化宏功能模块的FIR滤波器设计
    由1.2节可见,分布式算法极大地减少了硬件电路规模,很容易实现流水线技术,不仅使电路的执行速度得以提高,使得信号的处理效率大幅度提高。然而,当系统所要求的处理速度不高时,可利用QuartusⅡ中的LPM参数化宏功能模块来设计FIR滤波器;当滤波器系数较大时,该法不需要像分布式算法那样构造庞大的查找表或多个小的查找表。
1.3.1 LPM参数化功能模块简述
    LPM是参数可设置模块库(Library of Parameterized Modules)的英文缩写,设计者可以根据实际电路的需要,选择LPM库中的适当模块,并为其设定适当的参数,以满足设计的要求。常用的LPM宏功能模块有诸如累加器、加法器和乘法器等的算术组件;多路复用器和LPM门函数还有诸如和I/O组件、存储器编译器等等的门电路,用户可以根据自身需要查阅相关的资料。本文正是利用其中的乘法器和累加器来完成FIR滤波器的设计。
1.3.2 FIR滤波器的设计
    在QuartusⅡ中,利用“Megawizard”向导生成所需的模块,其界面如图2所示。

5.JPG


    选择图中左侧Arithmetic中的LPM_MULT得到图3的界面,根据技术指标选择合适的参数,即可生成乘法器模块,按其向导,完成乘法器参数的设置(如乘数的位数,是否有符号数相乘等)。加法器模块的构造类似,不再详述。

6.JPG


    以本文设计的FIR滤波器为例(后面详述),输入信号的速率为2 MHz(周期为500 ns),滤波器的阶数为64阶,由此构造了8个乘法器(最多可以构造25个),分8次完成所有的乘法。相对分布式算法的流水速度而言,构造的乘法器完成一次乘法需要20 ns,相对耗时长一点,但是完成8次乘法也只需8×20=160 ns,小于输入信号一个周期的时间,因此满足设计需求。将输入数据的一个周期平均分为8个时间块,每个时间内的FIR滤波设计模块的框图如图4所示。

8.JPG


    其他7个时间块内的FIR滤波器模块同图4,所不同的是参与乘法运算的信号输入数据和滤波器抽头系数不同,分别从x(n-8)到x(n-63)和h(8)到h(63)。待8个乘加模块的结果均送入寄存器后,再在最后一个时间块内完成累加得到最终的输出(相对乘法运算而言,完成累加的时间可以忽略),其实现框图如图5。
    结合图4和图5,可全部完成基于LPM参数化宏功能模块的FIR滤波器设计。由两图可以发现,有多个全加器,且输入数据的位数(bit数)不同,只要调节LPM宏功能模块的参数即可方便地完成设计,输出数据y(n)的位数则根据工程需要取最终累加结果的高12位。取高12位带来的误差为7.JPG(最高位为符号位,不予数值考虑),这是可以接受的误差。

2 基于Matlab和QuartusⅡ的FIR滤波器设计
2.1 利用Matlab进行滤波器系数设计

    设计指标:采样频率为2 MHz,f1=200 kHz,f2=330 kHz,通带衰减1 dB,阻带衰减70 dB。通过参数指标确定所需的阶数和参数值,部分程序如下:
9.JPG


    由图6验证设计指标。

10.JPG


    如果设计指标不满足,则可通过调整滤波器参数直至满足设计要求。
2.2 利用QuartusⅡ进行设计和仿真
    对Matlab产生的FIR滤波器抽头系数,用QuartusⅡ进行仿真。QuartusⅡ软件是Altera公司主推的FGPA设计软件,是集设计输入、编译、综合、仿真、布线、下载于一体的设计软件。由于Matlab产生的滤波器抽头系数为小数,根据工程需要将其转换为18位二进制系数使用。过程如下:
    由Matlab产生的FIR数字滤波器系数如下:
11.JPG
    按第2.3节提出的方法在QuartusⅡ中完成FIR滤波器的设计,通过编译综合功能对设计文件进行编译和综合,然后生成顶层模块,见图7。

12.JPG


    通过QuartusⅡ的波形仿真功能,对其进行波形仿真并进行定量分析。波形仿真如图8所示。其中,cp50为系统时钟,由它控制输入信号xin_data的输入速率(本例为2 MHz)。data_result为滤波器未经取高位处理的乘加结果;data_result_out,为最终滤波输出结果。经验证,data_result与Matlab的运算结果一致,data_result可满足工程精度的要求。

13.JPG



3 结语

    本文在结合Matlab和FPGA软件QuartusⅡ的基础上,完成了一种基于LPM参数化宏功能模块的FIR滤波器设计,该法是基于工程实际应用提出的,它对信号处理速率的要求不高,但对滤波器的阶数较高。当设计指标改变,只需调整各模块的参数,即可完成新的设计,该法已应用在实际工程中。

关键字:高阶FIR滤波器  计算机设计  FPGA

编辑:北极风 引用地址:http://www.eeworld.com.cn/FPGA/2011/0401/article_2000.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于Spartan-3 FPGA的DSP功能实现方案
下一篇:基于LZW算法的数据无损压缩硬件实现

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
高阶FIR滤波器
计算机设计
FPGA

小广播

独家专题更多

TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved