集成增强前向纠错IP内核【Altera】

2011-03-10 17:49:19来源: EEWORLD

    2011年3月8号,北京——Altera公司(NASDAQ:ALTR)今天宣布,开始提供业界第一款集成增强前向纠错(EFEC) IP内核,该内核针对高性能Stratix® IV和Stratix V系列FPGA进行了优化。EFEC7EFEC20是Altera Newfoundland技术中心 (以前的Avalon Microelectronics) 开发的多维IP内核,专门面向城域和长距离光传送网(OTN)等100G应用而设计。

    当今的服务供应商将其10G城域和长距离OTN网络升级到100G速率,以支持视频数据越来越高的带宽需求,并且开始规划未来的400G应用。此外,这些骨干网络在光纤上的传输距离要延长25-50%,同时实现低功耗、低成本和低延时。Altera的EFEC IP内核满足了长距离传输所要求的性能和无误码需求。

    Altera通信和广播业务部高级副总裁Don Faria评论说:“预计全球10G、40G和100G收发器和转发器市场2014年将增长到20亿美元以上(1),我们已经做好准备提供灵活的高性能硬件平台和可定制IP。率先提供全集成100G解决方案,因此,我们能够迅速满足下一代光网络的市场需求。”

    Altera的EFEC7和EFEC20是超高增益、硬核判决FEC内核,增强了100G网络功能,是业界基于FPGA的最小的EFEC。EFEC7和EFEC20利用了Streaming Turbo Product Code BCH代码(SPC-BCH),符合G.709标准,增益在同类产品中是最好的。这两种EFEC的开销比分别为7%和20%,延长了传输距离,降低了传输功耗。Altera的SPC-BCH EFEC高效解决了与100G数据速率相关的复杂度等问题。

关键字:增强前向纠错技术  EFEC7  EFEC20  Altera

编辑:赵思潇 引用地址:http://www.eeworld.com.cn/FPGA/2011/0310/article_1904.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
增强前向纠错技术
EFEC7
EFEC20
Altera

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved