采用MAX II器件实现FPGA设计安全解决方案

2011-01-18 13:04:26来源: 电子系统设计 关键字:FPGA  MAXII  CPLD

  本文提供的解决方案可防止FPGA设计被拷贝,即使配置比特流被捕获,也可以保证FPGA设计的安全性。这种安全性是通过在握手令牌由MAX II器件传送给FPGA之前,禁止用户设计功能来实现的。

  基于SRAM的FPGA是易失器件,需要外部存储器来存储上电时发送给它们的配置数据。在传送期间,配置比特流可能会被捕获,用于配置其他FPGA。这种知识产权盗窃损害了设计人员的利益。

  本文提供的解决方案可防止FPGA设计被拷贝,即使配置比特流被捕获,也可以保证FPGA设计的安全性。通过在握手令牌由MAX II器件传送给FPGA之前,禁止用户设计功能来实现这种安全性。选用MAX II器件来产生握手令牌,这是因为该器件具有非易失性,关电时可保持配置数据。而且,对于这种应用,MAX II器件是最具成本效益的CPLD。本文还介绍了采用这种方案的一个参考设计。

  硬件实现

  FPGA设计安全解决方案的硬件实现如图1所示。MAX II器件产生连续的握手令牌,发送至FPGA,以使能用户设计。FPGA和MAX II器件之间传送5个信号:clock、shift_ena、random_number、ready和handshaking_data。

  一旦FPGA经过配置后,它向MAX II器件提供连续时钟。同时连接至FPGA和MAX II器件的启动/复位信号必须置位,以启动系统工作。FPGA中的随机数发生器(RNG)开始为FPGA和MAX II器件产生初始计数值(每次上电或者启动/复位信号置位时,仅向MAX II器件发送一次随机数)。随机数准备好后,shift_ena信号变为高电平,采用random_number信号,随机数串行移位至MAX II器件。随机数全部移位至MAX II器件后,ready信号置位,指示FPGA可以接收来自MAX II器件的握手令牌。

  配置之后,由于Enable信号还是逻辑低电平,FPGA中的用户设计功能被禁止。只有MAX II器件送出的握手令牌和FPGA内部产生的数据相匹配,Enable信号才会置位,启动用户设计功能。这两个数据之间出现差异时,Enable信号变为低电平,禁止用户设计功能。MAX II器件中产生握手令牌和FPGA器件中产生数据的方法和过程相同。如果没有正确的令牌,FPGA器件中的用户设计功能被禁用。这样,即使配置比特流被捕获,也可以防止用户设计被拷贝。

  图1:FPGA设计安全方案的硬件实现。

[1] [2] [3]

关键字:FPGA  MAXII  CPLD

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2011/0118/article_1547.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:PLC在桥式起重机中的应用
下一篇:自动断电的CPLD

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
FPGA
MAXII
CPLD

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved