应对FPGA/SDI子系统中的高速板布局挑战

2011-01-14 19:33:46来源: 21ic 关键字:FPGA  SDI  高速板布局  视频图像传输

  简介

  电视和影院已经进入数字时代。视频图像曾以标准传输率(270Mb/s)传输,后来升级到高传输率(1.485Gb/s),现在已上升到3Gb/s。更高传输率实现了更高分辨率的娱乐图像传输,但同时也使硬件工程师和物理布局设计师面临着更大的挑战。很多视频系统都采用多功能FPGA和多传输率SDI集成电路,以支持高性能专业视频在长距离的传输。FPGA需要高密度、细迹线宽度的传输,而高速模拟SDI传输需要阻抗匹配和信号保真。本论文概述了硬件工程师面临的挑战,并为处理这些挑战提供了建议。

  FPGA/SDI子系统

  在典型的FPGA/SDI板中,数字视频信号在BNC(卡拴式同轴接头)与高性能SDI75Ω迹线模拟集成电路之间传输。FPGA和SDI集成电路之间的互连包含通过FPGA细间距球栅发送的多对100Ω差分信号。其中一个布局难点是75Ω单端迹线和100Ω差分迹线的共存。通常,这两种迹线在元件所在顶层上传输。适合75Ω的迹线宽度对于100Ω迹线可能过宽。图1是FPGA/SDI的示意框图,显示75Ω和100Ω的两个区。

典型FPGA/SDI框图

图1 典型FPGA/SDI框图

  SDI布局难点

  电影与电视工程师学会(SMPTE)发布了同轴电缆上数字视频的传输标准。规定信号幅值为800mV±10%。必须通过芯片外的75Ω±1%精确终端电阻器满足此幅值要求。SMPTE标准还包含输入和输出的回波损耗要求,基本规定了输入或输出端口如何近似于75Ω网络。图2显示SMPTE对回波损耗的要求。

SDI端口和SMPTE限制值的输入回波损耗图

图2  SDI端口和SMPTE限制值的输入回波损耗图

  芯片外阻抗平衡网络由电感器和并联电阻器构成,通常用于抵消SDI集成电路的输入或输出电容。大交流耦合电容器(4.7µF)通常用于传输SDI串行位流,以避免低频直流漂移。如图3所示,75Ω迹线的SDI集成电路及其BNC连接器之间附有多个芯片外无源元件。每个元件都具有串联寄生电感,每个元件焊盘又具有并联寄生电容,从而影响与75Ω匹配的总阻抗。SDI布局的难点在于最大限度减少外部无源元件在75ΩSDI端口造成的阻抗失配。

典型SDI电路

图3 典型SDI电路(仅显示高速信号路径)

[1] [2] [3] [4]

关键字:FPGA  SDI  高速板布局  视频图像传输

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2011/0114/article_1536.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:一种面向多媒体SOC的微状态低功耗设计方法
下一篇:运用FPGA进行控制平面/数据平面视频处理

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
FPGA
SDI
高速板布局
视频图像传输

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved