TI评估用于系统级芯片集成的各种处理技术方案

2011-01-12 21:25:01来源: TI公司

  带有多个处理单元的SoC器件目前是产品设计链上的重要一环。本文综合各种因素评估了不同处理单元的优缺点,并通过卫星无线电接收器的设计实例帮助开发人员理解SoC所涉及处理任务之间的复杂平衡并有效掌握系统功能的划分。

  在准备开发目前越来越复杂的便携式系统时,设计人员面对的最大挑战之一就是采用什么样的处理器组合来实现最优化的“3P”指标,即系统性能最高、价格最低及功耗最小。系统级芯片(SoC)集成使得今日的创新成为可能,但它常常涉及把不同的处理器单元结合在单一的器件之上。这些单元可以包括可编程功能,如通用微处理器(通常是RISC)、DSP、FPGA和加速器,而且还可能有固定功能的加速器。由于这些单元都可以专用器件形式获得,因此对设计人员来说,在它们之中进行全面的性能评估,进而决定以最有效的方式组合使用它们,有可能是一项相当困难的工作。

  处理单元的优缺点分析

  在实现多内核处理器之前,在RISC和DSP之间进行挑选曾相对较为简单。如果大量的系统处理工作和数据有关,那么采用RISC,即使信号处理会受些损失。如果大量的处理工作和信号有关,那么采用DSP,并力争获得差强人意的控制和数据处理性能。但对多内核集成而言,考虑到要添加其它处理单元,这类选择变得非常复杂。正确的答案不完全是技术性的,而是要基于优化灵活性、便于使用、成本、功耗和性能多方面来考虑。

  各种处理单元的基本优点和缺点概括在表1之中。通用RISC处理器专为数据处理而优化,很容易使用而且很灵活,其成本、功耗和性能都可接受。DSP为实时信号而优化,它们处理实时信号所需的功耗和成本通常比RISC低,不过,它们常常更难使用。

  可编程加速器或半可编程处理器可设计用来数据或信号处理。一个例子就是用于通信系统的Viterbi处理器,对Viterbi编码或解码来说它是完全可编程的,但对任何其它功能来说毫无用处。就其功能而言,一个可编程加速器的成本、功耗总是比RISC或DSP要低,而性能要高,但从本质上讲,它稍欠灵活、更难使用,而且对缺陷(bug)的容忍度低,不容易更改。

  用于数据或信号处理的固定功能加速器(一般为ASIC)只能完成一种特定的功能。固定功能加速器总是一种成本最低、功耗最低、性能最高的解决方案,但它们缺少任何程度的灵活性。一旦ASIC设计出来并调试通过,到了系统开发人员手里,它会变得非常易用。但是其设计和调试与可编程器件相比非常困难,而且以后不可能进行再编程。

[1] [2] [3]

关键字:SoC  TI  FPGA  DSP  系统级芯片集成

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2011/0112/article_1532.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
SoC
TI
FPGA
DSP
系统级芯片集成

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved