基于CPLD内部的反向器实现振荡器应用

2010-12-31 17:56:49来源: EEPW 关键字:CPLD  振荡器  反向器  施密特触发器

  前言

  电子技术的飞速发展,尤其是消费类电子产品在成本、产品功能及品质的更高要求,使消费类电子产品的设计不是简单地要求设计出来,而是要考虑低成本高品质。 CPLD的成本低,占用PCB面积小,功耗低和灵活的后期可编程特性在嵌入式设计中得到越来越广泛的应用。

  由于CPLD资源较小,大部分工程师都用CPLD来实现整合逻辑电路,扩展主处理器的I/O功能,或做电源管理功能,由于CPLD内部没有振荡器,而振荡器的功能对于CPLD做电源管理,产品的系统管理尤为重要,如果在CPLD外部加一个振荡器就增加了整个设计的成本。利用CPLD内部的反向器,再加上外部简单的RC,即可以实现一个简单的振荡器供CPLD内部设计使用,可以降低设计成本,灵活性强,稳定性高。

  CPLD内部施密特触发器

  CPLD内部施密特触发器电器特性见表1。目前大部分使用的CPLD都需要两个电源VCC和VCCIO,VCC就是CPLD内部的核电压,VCCIO是CPLD所有I/O 引脚电压。

  从表1看出,VT+和VT-是取决于VCCIO的电压。目前大部分设计都选用VCCIO为3.3V,所以,VT+ (min.) = 0.5 × 3.3V = 1.65V,VT+ (max.) = 0.8× 3.3V = 2.64V

  VT- (min.) = 0.2 × 3.3V = 0.66V VT-(max.) = 0.5 × 3.3V = 1.65V

  从上面给出的VCCIO 为3.3V计算可以看出,对于施密特触发器当输入电压在1.65V下输出都为低电平,当输入电压在1.65V之上都为高电平,1.65V为高低电平的临界点。

[1] [2] [3]

关键字:CPLD  振荡器  反向器  施密特触发器

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/1231/article_1517.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Altera发售新的MAX V CPLD系列
下一篇:FPGA/CPLD状态机的稳定性设计

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
CPLD
振荡器
反向器
施密特触发器

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved