基于FPGA的数字幅频均衡功率放大器的解决方案

2010-12-23 11:12:14来源: 维库开发网 关键字:FPGA  功率放大器  通信质量  数字幅频均衡  AD620

  摘要:提出了一种基于FPGA数字幅频均衡功率放大器的设计方案。系统在完成基于AD620前级小信号放大电路设计的基础上,分析了阻带网络的幅频特性;结合分析结果与FIR 滤波算法给出了相应的滤波器组成方案。后级功率放大电路采用分立MOS 管实现。

  在现代通信系统中,码间干扰是制约通信质量的重要因素。为了减小码间干扰,需要对信道进行适当的补偿,以减小误码率,提高通信质量,接收机中能够补偿或减小接收信号码间干扰的补偿器称为均衡器。本文提出了一种基于FPGA 的数字幅频均衡功率放大器的解决方案。

  1 系统总体设计

  本文设计了一种数字信号幅频均衡功率放大器的实现方案。设计主要由四个模块组成。分别为小信号放大,带阻网络衰减,数字信号幅度的均衡处理以及功率放大。其中小信号放大部分由精密度高、噪音系数小的运算放大器AD620 实现;数字信号处理部分以FPGA 为处理核心,辅助以A/D、D/A 模块进行模拟信号和数字信号的转换;末级功放电路采用分立的MOS管来实现。

  2 硬件电路设计

  2.1 前置放大电路设计

  前置小信号放大器利用低功耗高精度的仪表运放AD620[3],在运放1 管脚和8 管脚之间介入可变电阻来实现增益可控,以满足题目中要求放大倍数不小于400 倍。前级放大电路如图1所示。根据AD620 的内部结构,其增益表达式如下:

  Au=(R1+R2)/RG+1=49.4k Ω / RG+1,其中,RG 的单位为k Ω 。

  图1 AD620 放大电路

[1] [2] [3] [4]

关键字:FPGA  功率放大器  通信质量  数字幅频均衡  AD620

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/1223/article_1504.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于FPGA的数据中继器设计
下一篇:基于FPGA片上PowerPC在VxWorks下的千兆网通信

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
FPGA
功率放大器
通信质量
数字幅频均衡
AD620

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved