基于FPGA的HD-SDI下变换的研究与设计

　　摘要 研究了一种采用FPGA将高清数字电视信号转换为标清数字电视信号的方法，利用重采样等技术降低了图像中每行的有效像素和垂直行，完成了HD-SDI到SD-SDI的下变换。设计实现简单，目前已运用于实际工程当中。

　　随着我国数字广播电视技术的日趋成熟，电视台采用高清数字串行信号(HD-SDI)下变换系统，目前大多数下变换采用ASIC进行高清数字电视信号下变换，成本较高且系统的硬件电路设计复杂、移植性差、不容易升级。而利用FPGA开发，就可以体现出周期短、成本低、集成度和可移植性好，可随时更改程序以适应电视制式标准的变更等优点，本文提出了一种基于FPGA采用重采样技术的HD-SDI到SD-SDI的下变换实现方法。

　　1 HD-SDI与SD-SDI的区别

　　根据ITU-R BT．709-3标准，我国SDI的高清演播室电视信号接口标准规定为1125／50扫描标准，水平、垂直有效像素为1 920×1 080，4：2：2编码格式，亮度信号Y的抽样频率为74．25 MHz，两个色差信号Cb／Cr的抽样频率为37．125 MHz，采用10 bit量化，Y与Cb／Cr信号分成两个通道传输，每个通道并行数据传输率74．25 MB·s-1；根据ITU-R BT．656标准，我国标清演播室信号接口规定为625／50扫描标准，水平、垂直有效像素为720×576，4：2：2编码格式，亮度信号Y的抽样频率为13．5 MHz，两个色差信号Cb／Cr的抽样频率为6．75MHz，采用10 bit量化，时分复用Y，Cb／Cr一个通道传输，并行数据传输率27 MB·s-1。

　　2 HD-SDI下变换的系统描述

　　高清数字电视信号下变换的主要原理是一帧图像中水平行与垂直像素点的减少。文中的研究主要是以FPGA为核心，HD-SDI信号以并行的形式输入FPGA，在FPGA中进行视频信号重采样算法、所取字RAM控制和YC复合处理、SD-SDI的并行信号格式的重构等处理，从而完成HD- SDI的下变换。FPGA中对信号的整个处理过程用Verilog HDL语言来编程实现，FPGA中的各主要处理模块的流程图，如图1所示。

[1] [2] [3] [4]

关键字：HD-SDI  FPGA  重采样  数字广播电视

编辑：小甘 引用地址：http://www.eeworld.com.cn/FPGA/2010/1218/article_1496.html

本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有，本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播，或不应无偿使用，请及时通过电子邮件或电话通知我们，以迅速采取适当措施，避免给双方造成不必要的经济损失。