基于FPGA的高速宽带跳频发射机的中频设计

2010-11-23 20:58:11来源: 维库 关键字:FPGA  跳频通信  DSP  基带调制  NCO

  引言

  跳频通信是在恶劣的电磁环境中保证正常通信的主要手段。提高跳频通信系统的跳频速率和跳频带宽可以有利于对抗单频窄带干扰,频带阻塞干扰以及跟踪干扰,是提高跳频通信系统抗干扰能力的主要手段。

  传统的跳频发射机是通过模拟本振的跳变或切换来实现跳频的功能。采用模拟本振跳变的方案跳频速率受本振频率切换速率的影响;采用本振切换的方案,至少需要两个模拟本振和一个高速模拟开关进行乒乓切换,外围电路较复杂,且灵活性较差。本文根据软件无线电的设计思想,将基带调制,数字上变频,以及跳频控制用数字化的形式在FPGA内部实现,只需通过改变FPGA内部数控振荡器的输出频率就可以实现高速宽带跳频。这样避免了模拟本振的高速跳变,提高了跳频速率,简化了系统硬件结构,同时还增强了系统的灵活性。

  本方案采用EP3C16F4 84C6作为跳频发射机的中频信号处理器,其处理能力最高可达几十吉乘累加运算,并且具有最高可达840Mbps的高速LVDS接口。DA转换器采用AD9736,具有14bit精度,1.2GSPS转换速率。该高速宽带跳频发射机具有高度灵活性,其中跳频图案,跳频数,跳时,以及发送消息等参数由DSP实时生成。并对FPGA进行配置。系统整体结构如图 1所示:

  图 1 系统结构框图

  2 FPGA设计与实现

  2.1 存储器设计

  FPGA内部存储器用于与DSP进行数据交换。存储器分为:发送消息存储区,发送频率控制字存储区,跳时寄存器,跳频数寄存器。地址分配如表1所示:

  表1 FPGA内部存储器分配表

[1] [2] [3] [4] [5]

关键字:FPGA  跳频通信  DSP  基带调制  NCO

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/1123/article_1450.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:Turbo简化译码算法的FPGA设计与实现
下一篇:基于循环前缀ML估计的同步分析及FPGA实现

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利
推荐阅读
全部
FPGA
跳频通信
DSP
基带调制
NCO

小广播

独家专题更多

2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved