采用统一功率格式的SoC的低功耗设计方案

2010-09-15 20:40:20来源: 电子发烧友

  为了帮助日益壮大的设计队伍,EDA行业必须为设计人员提供能够使整个流程顺利执行的自动化解决方案。这些解决方案必须对功率进行优化,同时满足所有其它的设计和市场要求,包括速度、成本和IC制造良率。

  功率问题概况

  通过在系统级进行权衡取舍,作出相关决策,可以最大限度地降低消费设备的功率和能耗。有关系统划分 (亦即确定哪一种功能性由硬件还是软件来实现)、元件及IP选择的决策,对降低功率和系统性能及功能性的影响最大。

  例如。在一个基于硬盘的MP3播放器中,对功率管理而言,关键的架构性特征之一是软件控制数据缓冲系统,其允许硬盘每次提供相当于长度几分钟的 音乐,然后停止旋转,等待下一次的音乐。尽管现在许多移动电话都已在架构级对语音通信进行了高度优化,来自消费者的压力仍然迫使设计师增加从电邮到流视 频,乃至MP3播放器的大量其它功能。

  这样一来,系统设计师又不得不使用越来越激进的架构来管理功率。为了支持这种工作,EDA行业不断提高自身的系统级功率建模工具,以向系统设计人员提供关于其架构性决策的影响的反馈信息。

  图:在设计中与golden RTL协作,通过DVFS和功率门控技术,在全设计流程中系统化地使用UPF来降低动态和静态功耗。

  硬件功率管理技术

  一旦确定了系统架构,选定了主要的应用IC,就可以运用各种硬件功率管理技术了。

  RTL设计人员可以利用各种技术,如时钟门控、逻辑和单元电路级功率优化,以及多线程电压设计等,作为一个标准的基于综合的设计流程的一部分。 这些技术的自动应用可以降低功耗,同时保持性能、可测试性与可制造性。但这需要一个集成时钟门控单元和逻辑单元的库来提供多个驱动力度和多个阈值电平,还 需要工具来使用这些单元库的功能。现在的EDA工具就具有这类能力,而这些技术的使用也越来越普及。而更加激进的功率管理方法仍在设计原则和EDA工具能 力的前沿。

  动态功率与V2成正比,故要把动态功率降至最小,关键在于降低电源电压。设计人员已开始采用片上多电压域:较高的电压域用于高性能模块,比如处 理器和缓存;较低的电压域用于其它工作频率较低的模块。该方案需要在工作电压不同的模块间插入电平转换器。这种大胆的设计是根据主要元件(比如处理器)的 工作负载,动态地为它们分配电源电压和时钟频率,被称为动态电压频率调变(DVFS)技术。

  随着工艺几何尺寸不断缩小到90纳米、65纳米及以下,漏电流问题越来越突出,限制了手持设备的电池寿命。为了把泄漏功率降至最低,设计人员开 始采用功率门控技术—关断未在使用的模块的电源,通常是利用片上开关关断。这样,在那些断电和上电的域间就需要隔离单元,还需要一种策略来保 存关断期间的状态。

[1] [2]

关键字:SoC  低功耗设计  EDA  RTL

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0915/article_1344.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
SoC
低功耗设计
EDA
RTL

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved