datasheet

一种基于FPGA的锁相环位同步提取电路设计

2010-09-07 22:24:54来源: 电子设计信息网 关键字:FPGA  锁相环位  数字通信

  概述

  同步是通信系统中一个重要的问题。在数字通信中,除了获取相干载波的载波同步外,位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻,才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。

  一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成,具有功耗大,可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性,可以提高集成度和设计速度,增强系统的整体性能。本文给出了一种基于fpga的数字锁相环位同步提取电路。

  数字锁相环位同步提取电路的原理

  数字锁相环位同步提取电路框图如图1所示。

数字锁相环位同步提取电路框图

图1 数字锁相环位同步提取电路框图

  本地时钟产生两路相位相差p的脉冲,其频率为fo=mrb,rb为输入单极性不归零码的速率。输入信码的正、负跳变经过过零检测电路后变成了窄脉冲序列,它含有信码中的位同步信息,该位同步窄脉冲序列与分频器输出脉冲进行鉴相,分频比为m。若分频后的脉冲相位超前于窄脉冲序列,则在“1”端有输出,并通过控制器将加到分频器的脉冲序列扣除一个脉冲,使分频后的脉冲相位退后;若分频后

的脉冲相位滞后窄脉冲序列,则在“2”端有输出,并通过控制器将加到分频器的脉冲序列附加一个脉冲,使分频后的脉冲相位提前。直到鉴相器的“1”、“2”端无输出,环路锁定。

  基于fpga的锁相环位同步提取电路

  该电路如图2所示,它由双相高频时钟源、过零检测电路、鉴相器、控制器和分频器组成。

基于fpga的锁相环位同步提取电路

图2 基于fpga的锁相环位同步提取电路

[1] [2]

关键字:FPGA  锁相环位  数字通信

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0907/article_1331.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:赛灵思将在中国LTE峰会上展示其无线目标设计平台
下一篇:高速突发模式误码测试仪的FPGA实现方案

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

网友正在学习IC视频

推荐阅读
全部
FPGA
锁相环位
数字通信

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved