一种以CPLD为核心处理电路的数字电压表设计

2010-09-03 22:55:34来源: 现代电子技术

  设计了基于CPLD的数字电压表,采用CPLD器件作为核心处理电路,用单片机进行控制,能较好地减小外界干扰,提高分辨率。该数字电压表能够自动转换量程,从而可提高数字电压表的性能。

  1 方案论证与比较

  双积分A/D是对输入取样电压和基准电压进行两次积分,以获得与取样电压平均值成正比的时间间隔,同时在此时间间隔内,用计数器对CP记数,计数器的输出结果就是对应的数字量。双积分A/D有精度高,抗干扰能力强和稳定性好的优点,但转换速度较低,因而适用于数字直流电压表等精度较高而转换速度要求不高的仪器。设计的系统框图如图1所示。为实现该系统功能,可采用以下两种方案。

设计的系统框图

  1.1 方案一

  用J-K触发器构成n位二进制异步加法计数器,并采用下降沿触发器FF。但因J-K触发器数目与显示精度有关,若显示精度较高,则所需触发器数目较多,需占大量空间,且易受干扰。若2 V档的最小分辨率为0.1 mV,则有2/(2n-1)=O.1 mV,n≥15,这里取n=16,如图2所示。

方案一

[1] [2] [3] [4] [5] [6]

关键字:CPLD  数字电压表  单片机

编辑:小甘 引用地址:http://www.eeworld.com.cn/FPGA/2010/0903/article_1327.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
CPLD
数字电压表
单片机

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved